第五章： 微型计算机存储器系统结构

1、n5.1 存储器概述存储器概述n5.2 半导体存储半导体存储器器n5.3 微型计算机微型计算机中存储器的系统中存储器的系统组成组成n5.4 高速缓冲存高速缓冲存储器技术储器技术n 通过本章的学习，使学生掌握微型计算机中通过本章的学习，使学生掌握微型计算机中存储器的基本概念、存储器的系统组成以及高存储器的基本概念、存储器的系统组成以及高速缓冲存储器技术。速缓冲存储器技术。n 了解半导体存储器的主要性能指标、半导体了解半导体存储器的主要性能指标、半导体存储器的分类等。存储器的分类等。教学目的和教学要求：教学目的和教学要求：重点：重点：n SRAMSRAM和和DRAMDRAM的组成原理的组成原理n

2、高速缓冲存储器的组成原理高速缓冲存储器的组成原理n 微型计算机中存储器的组成结构微型计算机中存储器的组成结构难点：难点：n 存储器与存储器与CPUCPU的连接及内存条的组成的连接及内存条的组成n 高速缓冲存储器的工作原理高速缓冲存储器的工作原理 本章重点、难点本章重点、难点 5.1 5.1 存储器概述存储器概述 5.1.1 存储器的分类存储器的分类一、存储器基本概念一、存储器基本概念 存储器由大量的记忆单元组成，记忆单元是一种存储器由大量的记忆单元组成，记忆单元是一种具有两个稳定状态的物理器件，可用来表示二进制具有两个稳定状态的物理器件，可用来表示二进制的的0 0和和1 1，这种物理器件一般由

3、半导体器件或磁性材，这种物理器件一般由半导体器件或磁性材料等构成。料等构成。 由若干个最基本的存储单元存储一个字，字长由若干个最基本的存储单元存储一个字，字长有有4 4位、位、8 8位、位、1616位以及位以及3232位等，在微机中，存储位等，在微机中，存储器一律按器一律按8 8位二进制数（一个字节）编址，习惯上位二进制数（一个字节）编址，习惯上把一个地址所寻址的把一个地址所寻址的8 8位二进制数称为一个存储单位二进制数称为一个存储单元。元。 存储器容量一般都很大，无论内存还是外存，存储器容量一般都很大，无论内存还是外存，均以字节为单元，常用的有均以字节为单元，常用的有2 21010字节字节=

4、1KB=1KB，2 22020字节字节=1024KB=1MB=1024KB=1MB，2 23030字节字节=1024MB=1GB=1024MB=1GB，2 24040字节字节=1024GB=1TB=1024GB=1TB。 存储器的容量与微机的地址线有关存储器的容量与微机的地址线有关CPU(Cache)CACHE主存（内存）主存（内存）辅存（外存）辅存（外存）微机中存储器的层次微机中存储器的层次1.内存内存内存或称主存内存或称主存, ,也称半导体存储器，用于存也称半导体存储器，用于存放当前计算机正在执行或经常要使用的程序或放当前计算机正在执行或经常要使用的程序或数据，数据，CPUCPU可直接从内

5、存中读取指令并执行，还可直接从内存中读取指令并执行，还可直接从内存中存取数据。内存一般由快速的可直接从内存中存取数据。内存一般由快速的存储器件构成，存储器件构成，它与它与CPUCPU交换数据的速度很快交换数据的速度很快，在共享存储器的多处理机系统中，内存中数据在共享存储器的多处理机系统中，内存中数据可以共享，并可实现多处理机间的通信。可以共享，并可实现多处理机间的通信。 二、内存和外存二、内存和外存 一般是由磁性材料以及运用激光技术等实一般是由磁性材料以及运用激光技术等实现的存储器，分为硬磁盘、软磁盘、光盘等。现的存储器，分为硬磁盘、软磁盘、光盘等。外存容量很大，但存取速度很慢，外存容量很大，

6、但存取速度很慢，通常使用通常使用DMADMA技术和技术和IOPIOP技术来实现内存与外存之间的技术来实现内存与外存之间的数据直接传送。数据直接传送。2.外存或辅存外存或辅存按工艺结构分类按工艺结构分类 双极型双极型和和金属氧化物型金属氧化物型存储器存储器按存储器原理分类按存储器原理分类 静态存储器静态存储器SRAMSRAM和动态存储器和动态存储器DRAMDRAM按数据传输的宽度分类按数据传输的宽度分类 并行并行I/OI/O的存储器，的存储器，串行串行I/OI/O的存储器的存储器按存取方式分类按存取方式分类 随机存取存储器随机存取存储器RAMRAM，只读存储器，只读存储器ROMROM三、半导体存

7、储器分类三、半导体存储器分类图51半导体存储器的分类半导体半导体存储器存储器只读存储器只读存储器 （ROM）随机存取存储器随机存取存储器（RAM）静态静态RAM（SRAM）动态动态RAM（DRAM，IRAM） 非易失非易失RAM（NVRAM）掩膜式掩膜式ROM一次性可编程一次性可编程ROM（PROM） 紫外线擦除可编程紫外线擦除可编程ROM（EPROM）电擦除可编程电擦除可编程ROM（EEPROM）详细展开，注意对比读写存储器读写存储器RAMRAM组成单元组成单元速度速度集成度集成度应用应用SRAM触发器触发器快快低低小容量系统小容量系统DRAM极间电容极间电容慢慢高高大容量系统大容量系统NV

8、RAM带微型电池带微型电池慢慢低低小容量非易失小容量非易失只读存储器只读存储器ROMROMn掩膜掩膜ROM：信息制作在芯片中，不可更改信息制作在芯片中，不可更改nPROM：允许一次编程，此后不可更改允许一次编程，此后不可更改nEPROM：用紫外光擦除，擦除后可编程；用紫外光擦除，擦除后可编程；并允许用户多次擦除和编程并允许用户多次擦除和编程nEEPROM（E2PROM）：）：采用加电方法在采用加电方法在线进行擦除和编程，也可多次擦写线进行擦除和编程，也可多次擦写nFlash Memory（闪存）：能够快速擦写的（闪存）：能够快速擦写的EEPROM，但只能按块（，但只能按块（Block）擦除）擦

9、除5.1.2 半导体存储器的主要性能指标半导体存储器的主要性能指标 存储容量存储容量微机存储器的容量是指存储器所微机存储器的容量是指存储器所能容纳的最大字节数能容纳的最大字节数 。 存取周期存取周期存取周期是指存储器从接收到地存取周期是指存储器从接收到地址，到实现一次完整的读出和写入数据的时间，址，到实现一次完整的读出和写入数据的时间，也称为存取时间，是存储器进行连续读和写操也称为存取时间，是存储器进行连续读和写操作所允许的最短时间间隔作所允许的最短时间间隔 。易失性易失性指存储器的供电电源断开后，存指存储器的供电电源断开后，存储器中的内容是否丢失。储器中的内容是否丢失。功功 耗耗半导体存储器

10、在额定工作电压下，半导体存储器在额定工作电压下，外部电源保证它正常工作的前提下所提供的外部电源保证它正常工作的前提下所提供的最大电功率称之为功耗。最大电功率称之为功耗。 可靠性可靠性指它抵抗干扰，正确完成读指它抵抗干扰，正确完成读/写写数据的性能。数据的性能。 5.2 半导体存储器半导体存储器5.2.1 存储器中地址译码的两种方式存储器中地址译码的两种方式一、存储器芯片逻辑图一、存储器芯片逻辑图地地址址寄寄存存地地址址译译码码存储体存储体控制电路控制电路AB数数据据寄寄存存读读写写电电路路DBOE WE CS 存储体存储体n存储器芯片的主要部分，用来存储信息。存储器芯片的主要部分，用来存储信息

11、。 地址译码电路地址译码电路n根据输入的地址编码来选中芯片内某个特根据输入的地址编码来选中芯片内某个特定的存储单元。定的存储单元。 片选和读写控制逻辑片选和读写控制逻辑n选中存储芯片，控制读写操作。选中存储芯片，控制读写操作。 存储体存储体n每个存储单元具有一个唯一的地址，每个存储单元具有一个唯一的地址，可存储可存储1 1位（位片结构）或多位（字片位（位片结构）或多位（字片结构）二进制数据。结构）二进制数据。n存储容量与地址、数据线个数有关：存储容量与地址、数据线个数有关：芯片的存储容量芯片的存储容量2 2M MN N存储单元数存储单元数存储单元的位数存储单元的位数 M M：芯片的：芯片的地址

12、线根数地址线根数 N N：芯片的：芯片的数据线根数数据线根数 。 地址译码电路地址译码电路译译码码器器A5A4A3A2A1A06301存储单元存储单元64个单元个单元行行译译码码A2A1A0710列译码列译码A3A4A501764个单元个单元单译码双译码n单译码结构单译码结构n双译码结构双译码结构n双译码可简化芯片设计双译码可简化芯片设计n主要采用的译码结构主要采用的译码结构 片选和读写控制逻辑片选和读写控制逻辑n片选端片选端CSCS* *或或CECE* *n有效时，可以对该芯片进行读写操作有效时，可以对该芯片进行读写操作n输出输出OEOE* *n控制读操作。有效时，芯片内数据输出控制读操作。

13、有效时，芯片内数据输出n该控制端对应系统的读控制线该控制端对应系统的读控制线n写写WEWE* *（WRWR* *和和RDRD* *）n控制写操作。有效时，数据进入芯片中控制写操作。有效时，数据进入芯片中n该控制端对应系统的写控制线该控制端对应系统的写控制线表表5-1 存储器芯片的工作方式存储器芯片的工作方式操操 作作 1 无操作无操作 0 0 1RAMCPU操作操作 0 1 0CPURAM操作操作 0 0 0非法非法 0 1 1无操作无操作 CSRDWR二、存储器芯片的存储矩阵与地址译码的两种方式二、存储器芯片的存储矩阵与地址译码的两种方式 1单译码方式单译码方式双译码结构存储器示意图如图双译

14、码结构存储器示意图如图5-45-4所示所示2 2双译码方式双译码方式n 比较图比较图5-35-3和图和图5-45-4可以看出，外部地址线与可以看出，外部地址线与数据线分别都是数据线分别都是1111位和位和8 8位，而且都是每次只位，而且都是每次只能访问一个字节，内部存储阵列中所存储的能访问一个字节，内部存储阵列中所存储的二进制总信息也相等。二进制总信息也相等。n 不同之处是：单译码结构只需要一个译码不同之处是：单译码结构只需要一个译码电路，译码输出选择线电路，译码输出选择线20482048根，而双译码结根，而双译码结构 需 要构 需 要 2 2 个 译 码 电 路 ， 译 码 输 出 选 择

15、线个 译 码 电 路 ， 译 码 输 出 选 择 线64+32=9664+32=96根，相比之下，采用双译码结构其根，相比之下，采用双译码结构其译码输出选择线大大减少，所以，许多译码输出选择线大大减少，所以，许多SRAMSRAM及及ROMROM存储芯片都采用双译码结构，在存储芯片都采用双译码结构，在3232位微位微机中也都采用双译码方式。机中也都采用双译码方式。 存储器芯片的存储器芯片的I/OI/O控制逻辑如图控制逻辑如图5-55-5所示所示 三、存储器芯片的三、存储器芯片的I/O控制逻辑控制逻辑5.2.2 5.2.2 静态随机存取存储器静态随机存取存储器SRAMSRAM静态随机存取存储器静态

16、随机存取存储器SRAMSRAM的基本存储单元的基本存储单元一般由六管静态存储电路构成，集成度较低，一般由六管静态存储电路构成，集成度较低，功耗较大，无需刷新电路，由于存取速度快，功耗较大，无需刷新电路，由于存取速度快，一般用作高档微机中的高速缓冲存储器。一般用作高档微机中的高速缓冲存储器。 Intel 6264Intel 6264的引脚图和内部结构框图如的引脚图和内部结构框图如图图5-65-6和图和图5-75-7所示所示表表5-2 Intel 6264的工作方式的工作方式方式方式 操操 作作 0 0 0 非法非法 不允许不允许WEWE与与OEOE同时为低电同时为低电平平 0 1 0 读出读出

17、从从RAMRAM中读出数据中读出数据 0 0 1 写入写入 将数据写入将数据写入RAMRAM中中 0 1 1 选中选中 62646264内部内部I/OI/O三态门均处于三态门均处于高阻高阻 1 未选中未选中 62646264内部内部I/OI/O三态门均处于三态门均处于高阻高阻 CEWEOE 图图5-8 SARM读时序读时序nt tRCRC : :读周期时间读周期时间 nt tAAAA : :地址有效到数据出现到外部数据线上的地址有效到数据出现到外部数据线上的时间时间 nt tOROR :OE :OE* *结束后地址应保持的时间结束后地址应保持的时间 nt tRPRP : :读信号有效的时间读信

18、号有效的时间 nt tOEOE : OE : OE* *有效到数据出现在外部数据线上的有效到数据出现在外部数据线上的时间时间 nt tCWCW : :片号信号有效的宽度片号信号有效的宽度nt tACEACE : :CECE* *有效到数据出现在外部数据线上的有效到数据出现在外部数据线上的时间时间nt tRHRH : :地址无效后数据应保持的时间地址无效后数据应保持的时间 nt tOHOH : :OEOE* *结束后数据应保持的时间结束后数据应保持的时间 nT TWCWC : :写周期时间写周期时间 nt tAWAW : :地址有效到片选信号失效的间隔时间地址有效到片选信号失效的间隔时间 nT

19、TWBWB : :写信号撤销后地址应保持的时间写信号撤销后地址应保持的时间 nT TCWCW : :片选信号有效宽度片选信号有效宽度 nT TASAS : :地址有效到地址有效到WEWE* *最早有效时间最早有效时间 nt tWPWP : :写信号有效时间写信号有效时间 nT TWHZWHZ : :写信号有效到写入数据有效所允许的最写信号有效到写入数据有效所允许的最大时间大时间 nT TDWDW : :写信号结束之前写入数据有效的最小时写信号结束之前写入数据有效的最小时间间 nT TDHDH : :写信号结束之后写入数据应保持的时间写信号结束之后写入数据应保持的时间 图图5-9 SRAM写时序

20、写时序5.2.3 5.2.3 只读存储器只读存储器ROMROM一、掩膜式只读存储器一、掩膜式只读存储器ROMROM由由MOSMOS管组成掩膜式只读存储器的结构图如图管组成掩膜式只读存储器的结构图如图5-105-10所示：所示：掩膜式掩膜式ROMROM图中的存储阵列及位线上的公用图中的存储阵列及位线上的公用负载管均由负载管均由NMOSNMOS场效应管组成，采用单译码方场效应管组成，采用单译码方式，每根译码输出选择线可以选中一个字，字式，每根译码输出选择线可以选中一个字，字长长4 4位，共有位，共有4 4个字，所有的字只能读出，不能个字，所有的字只能读出，不能写入。存储阵列中的基本存储单元仅由一只

21、写入。存储阵列中的基本存储单元仅由一只MOSMOS管构成，或缺省，凡有管构成，或缺省，凡有MOSMOS管处表示存储管处表示存储0 0，反之为反之为1 1，显然，字，显然，字0 0到字到字3 3所存储的信息分别所存储的信息分别为：为：00010001、00100010、00110011及及01000100。这种存储阵列。这种存储阵列的内容一旦制造好后，只能读出，不能写入，的内容一旦制造好后，只能读出，不能写入，用户是无法改写的。用户是无法改写的。 可编程只读存储器可编程只读存储器PROMPROM工作原理是存储阵列除了三工作原理是存储阵列除了三极管之外，还有熔点较低的连线（熔断丝）串接在每极管之外

22、，还有熔点较低的连线（熔断丝）串接在每只存储三极管的某一电极上，例如发射极，编程之前，只存储三极管的某一电极上，例如发射极，编程之前，存储信息全为存储信息全为0 0，或全为，或全为1 1，编程写入时，外加比工作，编程写入时，外加比工作电压高的编程电压，根据需要使某些存储三极管通电，电压高的编程电压，根据需要使某些存储三极管通电，由于此时电流比正常工作电流大，于是熔断丝熔断开由于此时电流比正常工作电流大，于是熔断丝熔断开路，一旦开路之后就无法恢复连通状态，所以只能编路，一旦开路之后就无法恢复连通状态，所以只能编程一次。如果把开路的三极管存储的信息当作程一次。如果把开路的三极管存储的信息当作0 0

23、，反之，反之，存储的信息就为存储的信息就为1 1。二、可编程只读存储器二、可编程只读存储器PROMPROM 1、 EPROM的基本存储电路如图的基本存储电路如图5-11所示所示三、可擦除可编程只读存储器三、可擦除可编程只读存储器EPROMnFAMOSFAMOS管与管与MOSMOS管结构相似，它是在管结构相似，它是在N N型半导体基片型半导体基片上生长出两个高浓度的上生长出两个高浓度的P P型区，通过欧姆接触分别引型区，通过欧姆接触分别引出漏极出漏极D D和源极和源极S S，在漏源之间的，在漏源之间的SiOSiO2 2绝缘层中，包绝缘层中，包围了一多晶硅材料，与四周无直接电气连接，称之围了一多晶

24、硅材料，与四周无直接电气连接，称之为浮置栅极，在对其编程时，在漏源之间加上编程为浮置栅极，在对其编程时，在漏源之间加上编程电压（高于工作电压）时，会产生雪崩击穿现象，电压（高于工作电压）时，会产生雪崩击穿现象，获得能量的电子会穿过获得能量的电子会穿过SiOSiO2 2注入到多晶硅中，编程注入到多晶硅中，编程结束后，在漏源之间相对感应出的正电荷导电沟道结束后，在漏源之间相对感应出的正电荷导电沟道将会保持下来，如果将漏源之间感应出正电荷导电将会保持下来，如果将漏源之间感应出正电荷导电沟道的沟道的MOSMOS管表示存入管表示存入0 0，反之，浮置栅不带负电，反之，浮置栅不带负电，即漏源之间无正电荷导

25、电沟道的即漏源之间无正电荷导电沟道的MOSMOS管表示存入管表示存入1 1状状态。态。2EPROM芯片举例芯片举例nIntel2764Intel2764的引脚与内部结构图如图的引脚与内部结构图如图5-125-12所示。所示。在在EPROMEPROM芯片的上方，有一圆形石英窗，从而芯片的上方，有一圆形石英窗，从而允许紫外线穿过透明的圆形石英窗而照射到允许紫外线穿过透明的圆形石英窗而照射到半导体芯片上，将它放在紫外线光源下一般半导体芯片上，将它放在紫外线光源下一般照射照射1010分钟左右，分钟左右，EPROMEPROM中的内容就被抹掉，中的内容就被抹掉，即所有浮置栅即所有浮置栅MOSMOS管的漏源

26、处于断开状态，然管的漏源处于断开状态，然后，才能对它进行编程输入。后，才能对它进行编程输入。 nIntel2764内部有内部有256256存储阵列，采存储阵列，采用双译码方式，用于寻址用双译码方式，用于寻址8KB存储单元，并存储单元，并有输出缓冲器。具有有输出缓冲器。具有28脚双列直插式封装，脚双列直插式封装，其中其中A12A0是地址线，是地址线， O7O0是是8根地址线。根地址线。CE*是片选，是片选，OE*是输出允许信号，二者均是输出允许信号，二者均为低电平有效。为低电平有效。 nVccVcc是电源电压，工作电压是电源电压，工作电压+5V+5V。V VPPPP是编程电是编程电压，在编程时接

27、压，在编程时接1225V1225V电压，注意，一定要电压，注意，一定要根据根据27642764芯片上实际标注的电压值外加编程芯片上实际标注的电压值外加编程电压，电压，PGMPGM* *是编程控制端。是编程控制端。EPROMn顶部开有一个圆形的石英窗口，用顶部开有一个圆形的石英窗口，用于紫外线透过擦除原有信息于紫外线透过擦除原有信息n一般使用专门的编程器（烧写器）一般使用专门的编程器（烧写器）进行编程进行编程n编程后，应该贴上不透光封条编程后，应该贴上不透光封条n出厂未编程前，每个基本存储单元出厂未编程前，每个基本存储单元都是信息都是信息1 1n编程就是将某些单元写入信息编程就是将某些单元写入信

28、息0 0四、电擦除只读存储器四、电擦除只读存储器EEPROM1、EEPROMEEPROM基本存储电路如图基本存储电路如图5-135-13所示所示: : nEEPROMEEPROM基本存储电路如图基本存储电路如图5-135-13所示。与所示。与EPROMEPROM相比，它是在相比，它是在EPROMEPROM基本存储单元电路的浮置基本存储单元电路的浮置栅栅MOSMOS管管T T1 1上面再生成一个浮置栅上面再生成一个浮置栅MOSMOS管管T T2 2，将，将T T2 2浮置栅引出一个电极，使该电极接某一电浮置栅引出一个电极，使该电极接某一电压压V VG2G2，若，若V VG2G2为正电压，为正电压

29、，T T1 1浮置栅极与漏极之浮置栅极与漏极之间产生一个隧道效应，使电子注入间产生一个隧道效应，使电子注入T T1 1浮置栅浮置栅极，于是极，于是T T1 1的漏源接通，便实现了对该位的的漏源接通，便实现了对该位的写入编程。写入编程。 n若若V VG2G2加负电压，迫使加负电压，迫使T T1 1管多晶硅体上的自由管多晶硅体上的自由电子返回到衬底，复合正电荷，使电子返回到衬底，复合正电荷，使T T1 1的漏源的漏源处于断开状态，便实现了擦除操作。一旦擦处于断开状态，便实现了擦除操作。一旦擦除后又可重新写入数据。除后又可重新写入数据。EEPROMn用加电方法，进行在线（无需拔下，用加电方法，进行在

30、线（无需拔下，直接在电路中）擦写（擦除和编程一直接在电路中）擦写（擦除和编程一次完成）次完成）n有字节擦写、块擦写和整片擦写方法有字节擦写、块擦写和整片擦写方法n并行并行EEPROMEEPROM：多位同时进行：多位同时进行n串行串行EEPROMEEPROM：只有一位数据线：只有一位数据线2 2EEPROMEEPROM芯片举例芯片举例EEPROMEEPROM芯片芯片2864A2864An存储容量为存储容量为8K8n28个个引脚：引脚：n13根地址线根地址线A12A0n8根数据线根数据线I/O7I/O0n片选片选CE*n读写读写OE*、WE*VccWE*NCA8A9A11OE*A10CE*I/O7

31、I/O6I/O5I/O4I/O3NCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GND12345678910111213142827262524232221201918171615nCECE* *是片选，是片选，OEOE* *是输出允许，是输出允许，WEWE* *是写入允许，是写入允许，28642864需在输入端加需在输入端加21V21V电压信号才能进行编程电压信号才能进行编程（改写），而（改写），而2864A2864A仅需要仅需要+5V+5V或或TTLTTL电压信号电压信号就可以进行改写，所以适合于在线编程操作。就可以进行改写，所以适合于在线编程操作。电源电压电源电压V V

32、CCCC加加+5V+5V，最大电流，最大电流160mA160mA。28642864内内部结构图与部结构图与27642764类似，主要差别是存储阵列类似，主要差别是存储阵列是是8K8K8 8位的位的EEPROMEEPROM，而不是，而不是8K8K8 8位的位的EPROMEPROM存储阵列。存储阵列。n第一种是按字节为单位进行擦除和写入，擦除和写第一种是按字节为单位进行擦除和写入，擦除和写入是同一种操作，即都是写入，只不过擦除是固定入是同一种操作，即都是写入，只不过擦除是固定写写“1”1”而已，在擦除时，输入的数据是而已，在擦除时，输入的数据是TTLTTL高电平。高电平。在以字节为单位进行擦除和写

33、入时，在以字节为单位进行擦除和写入时，CECE* *为低电平，为低电平，OEOE* *为高电平，从为高电平，从WEWE* *端加入编程脉冲，幅度因型号端加入编程脉冲，幅度因型号而异，而异，28642864为为21V21V，2864A2864A为为+5V+5V，编程脉冲宽度为，编程脉冲宽度为5ms5ms左右。注意，左右。注意，EEPROMEEPROM在进行字节改写之前自动在进行字节改写之前自动对所要写入的字节单元进行擦除，对所要写入的字节单元进行擦除，CPUCPU只需要像写普只需要像写普通通RAMRAM一样写其中某一字节，但一定要等到一样写其中某一字节，但一定要等到5ms5ms之后，之后，CPU

34、CPU才能接着对才能接着对EEPROMEEPROM进行下一次写入操作，因而，进行下一次写入操作，因而，以字节为单元写入是常用的一种简便方式。以字节为单元写入是常用的一种简便方式。n第二种方式是页面写入方式，页面写入在第二种方式是页面写入方式，页面写入在28642864内部设有内部设有1616字节的页缓冲器，整个字节的页缓冲器，整个28642864分为分为512512页，写入操作时，首先把待写入数据页，写入操作时，首先把待写入数据写入到页缓冲器中，然后，在内部定时电路写入到页缓冲器中，然后，在内部定时电路的控制下把页缓冲器中的所有数据写入到的控制下把页缓冲器中的所有数据写入到EEPROMEEPR

35、OM中所指定的存储单元，显然，相对字中所指定的存储单元，显然，相对字节写入方式，第二种方式的效率高，写入速节写入方式，第二种方式的效率高，写入速度快。度快。特点特点1 1、使内部存储信息在不加电的情况下保持、使内部存储信息在不加电的情况下保持1010年左右。年左右。2 2、可以用比较快的速度将信息擦除以后重写，、可以用比较快的速度将信息擦除以后重写，反复擦写达几十万次，可以实现分块擦除和重反复擦写达几十万次，可以实现分块擦除和重写，也可以按字节擦除与重写。还具有非易失写，也可以按字节擦除与重写。还具有非易失性，可靠性能好，速度快以及容量大等许多优性，可靠性能好，速度快以及容量大等许多优点。点。

36、五、闪烁存储器（五、闪烁存储器（Flash MemoryFlash Memory）n闪烁存储器也称快速擦写存储器。实际上闪闪烁存储器也称快速擦写存储器。实际上闪烁存储器属于烁存储器属于EEPROMEEPROM类型，又称类型，又称Flash ROMFlash ROM，性能优于普通性能优于普通EEPROMEEPROM。它是。它是IntelIntel公司率先推公司率先推出的一种新型存储器，在出的一种新型存储器，在PentiumPentium机主板上，机主板上，用用128KB128KB或或256KB256KB的的Flash ROMFlash ROM存放存放BIOSBIOS，取代，取代了了EPROMEP

37、ROM和和EEPROMEEPROM。因此现在称。因此现在称BIOSBIOS为为Flash Flash BIOSBIOS。 n它的基本存储单元电路如图它的基本存储单元电路如图5-155-15所示。与所示。与EEPROMEEPROM类类似，主要还是由似，主要还是由T T1 1和和T T2 2两只浮置栅两只浮置栅MOSMOS管构成，管构成，T T1 1MOSMOS管浮置栅介质很薄，作为隧道氧化层，与管浮置栅介质很薄，作为隧道氧化层，与EEPROMEEPROM相相同，在同，在T T2 2浮置栅引出的电极上加正电压时，使电子浮置栅引出的电极上加正电压时，使电子进入进入T T1 1MOSMOS管的浮置栅，

38、管的浮置栅，T T1 1的漏源形成导通沟道。读的漏源形成导通沟道。读出操作与出操作与EPROMEPROM芯片的读出操作相同，即首先对位芯片的读出操作相同，即首先对位线上预充电电容充满电荷，当行选线为高电平时，线上预充电电容充满电荷，当行选线为高电平时，此存储单元电路被选中，如果此存储单元电路被选中，如果T T1 1管漏源之间已形成管漏源之间已形成导通沟道，则电容上存储电荷通过导通沟道，则电容上存储电荷通过T T3 3、T T1 1形成回路形成回路放电，位线上输出放电，位线上输出0V0V，若，若T T1 1的漏源之间未有形成导的漏源之间未有形成导通沟道，则在位线上输出高电平，即电容两端已充通沟道

39、，则在位线上输出高电平，即电容两端已充满电荷所形成的高电位满电荷所形成的高电位 。n擦除的方法是在擦除的方法是在T T1 1MOSMOS管的源极加正电压，利管的源极加正电压，利用用T T1 1管浮置栅与源极之间的隧道效应，把注管浮置栅与源极之间的隧道效应，把注入在浮置栅（多晶硅）的负电荷吸引到源极。入在浮置栅（多晶硅）的负电荷吸引到源极。在图在图5-155-15中，当中，当V VPPPP接通高电压时，接通高电压时，T T4 4管导通，管导通，T T5 5管漏极上所外加的管漏极上所外加的V VCCCC通过通过T T4 4、T T5 5管加到所有管加到所有存储单元中的存储单元中的T T1 1管，实

40、现了全片擦除或分块管，实现了全片擦除或分块擦除，这就是实现块擦除的基本原理。擦除，这就是实现块擦除的基本原理。 5.2.4 5.2.4 动态随机存储器动态随机存储器DRAMDRAMnDRAMDRAM的基本存储单元是单个场效应管及其的基本存储单元是单个场效应管及其极间电容极间电容n必须配备必须配备“读出再生放大电路读出再生放大电路”进行刷新进行刷新n每次同时对一行的存储单元进行刷新每次同时对一行的存储单元进行刷新n每个基本存储单元存储二进制数一位每个基本存储单元存储二进制数一位n许多个基本存储单元形成行列存储矩阵许多个基本存储单元形成行列存储矩阵nDRAMDRAM一般采用一般采用“位结构位结构”

41、存储体：存储体：n每个存储单元存放一位每个存储单元存放一位n需要需要8 8个存储芯片构成一个字节单元个存储芯片构成一个字节单元n每个字节存储单元具有一个地址每个字节存储单元具有一个地址1单元存储电路及刷新放大器单元存储电路及刷新放大器 一、基本存储单元电路及存储阵列一、基本存储单元电路及存储阵列n 写入操作写入操作 首先由正脉冲信号首先由正脉冲信号使使T T5 5导通，平衡导通，平衡触发器，接着触发器，接着T T5 5管关断，行、列选通信号为有效高管关断，行、列选通信号为有效高电平，电平，T T6 6、T T0 0两管导通，若两管导通，若I/OI/O数据线上输入逻辑数据线上输入逻辑0 0电平，

42、则电平，则T T1 1管截止，由管截止，由T T1 1、T T3 3所构成的反相器则以高所构成的反相器则以高电平通过电平通过T T0 0存入存入C C中，对电容中，对电容C C充电。相反，若充电。相反，若I/OI/O输输入线以逻辑入线以逻辑1 1电平作为输入，则经电平作为输入，则经T T1 1反相后以逻辑反相后以逻辑0 0电平存入电平存入C C中，若原中，若原C C中有电荷，则会形成一个放电中有电荷，则会形成一个放电回路，泄放掉电容回路，泄放掉电容C C中存储的电荷。从以上分析可知，中存储的电荷。从以上分析可知，该存储单元电路将输入逻辑信号反相后存入该存储单元电路将输入逻辑信号反相后存入C C

43、中。中。 n 读出操作读出操作 与写入操作的开始条件相同，与写入操作的开始条件相同，此时此时T T6 6、T T0 0两管导通，如果电容两管导通，如果电容C C中有电荷即中有电荷即为高电平，经为高电平，经T T0 0管后传送到管后传送到T T2 2的栅极，在的栅极，在T T2 2漏漏极输出一个原先存入的低电平，此低电平可极输出一个原先存入的低电平，此低电平可反过来使反过来使T T1 1可靠截止，于是可靠截止，于是T T1 1、T T3 3组成的反相组成的反相器输出一个标准的高电平经器输出一个标准的高电平经T T0 0又对又对C C充电，因充电，因而，读出操作既实现了正确读出，又实现了而，读出操

44、作既实现了正确读出，又实现了再生（刷新）。再生（刷新）。 n 刷新操作刷新操作 刷新操作也称为再生操作。实刷新操作也称为再生操作。实现刷新一般采用现刷新一般采用“仅行地址有效仅行地址有效”法进行刷法进行刷新，此时，列地址处于无效状态，由行地址新，此时，列地址处于无效状态，由行地址有效选中有效选中DRAMDRAM中某一行，将此行中存入的所中某一行，将此行中存入的所有二进制信息全部实现一次读操作，从上述有二进制信息全部实现一次读操作，从上述读操作过程可知，读操作既可以实现读又可读操作过程可知，读操作既可以实现读又可实现再生。因为此时列地址无效，读访问到实现再生。因为此时列地址无效，读访问到的所有二

45、进制信息并不会输出到外部的所有二进制信息并不会输出到外部I/OI/O数据数据线上去。线上去。 2DRAM的电路结构的电路结构 DRAM芯片芯片414256/41L4256二、二、DRAM举例举例n由于由于DRAMDRAM存储单元电路比存储单元电路比SRAMSRAM简单得多，因简单得多，因此，此，DRAMDRAM存储器集成度相对高得多，而且省存储器集成度相对高得多，而且省电，因此常被用作微型计算机的主存储器，电，因此常被用作微型计算机的主存储器，目前常用的目前常用的DRAMDRAM芯片有芯片有41644164（64k64k1 1）、）、41256/41L425641256/41L4256（256

46、k256k4 4）、）、4146441464（64k64k4 4）以及以及414256414256（256k256k4 4）等类型。）等类型。 n存储器阵列是存储器阵列是5125125125124 4位位=256K=256K4 4位，由于行、位，由于行、列地址译码输出选择线各有列地址译码输出选择线各有512512根，则行、列地址译根，则行、列地址译码器各有码器各有9 9位地址线作输入，两个行、列地址译码器位地址线作输入，两个行、列地址译码器分别对应一个行、列地址缓冲器，两个分别对应一个行、列地址缓冲器，两个9 9位地址缓冲位地址缓冲器有三个作用：一是它们分时寄存器有三个作用：一是它们分时寄存C

47、PUCPU送来的高低送来的高低9 9位地址；二是产生位地址；二是产生9 9位地址的反变量；三是具有驱动位地址的反变量；三是具有驱动作用，以满足行、列地址译码器的需要。在作用，以满足行、列地址译码器的需要。在DRAMDRAM控控制器的作用下，制器的作用下，DRAMDRAM控制器将控制器将CPUCPU发出的访问发出的访问DRAMDRAM的地址分时送给的地址分时送给DRAMDRAM芯片芯片414256414256。n首先行地址锁存信号有效，将首先行地址锁存信号有效，将CPUCPU发出的高发出的高9 9位地址经位地址经A A8 8AA0 0在在1# 1# 时钟发生器的同步作用下时钟发生器的同步作用下锁

48、存于行地址缓冲器中，然后，列地址锁存锁存于行地址缓冲器中，然后，列地址锁存信号有效，将低信号有效，将低9 9位地址也经位地址也经A A8 8AA0 0在在2# 2# 时钟时钟发生器的同步作用下锁存于列地址缓冲器中。发生器的同步作用下锁存于列地址缓冲器中。 增强型增强型DRAMDRAM（Enhanced DRAMEnhanced DRAM）n 增强型增强型DRAMDRAM（Enhanced DRAMEnhanced DRAM）n增强型增强型DRAMDRAM简称为简称为EDRAMEDRAM，它是在，它是在DRAMDRAM芯片上芯片上集成了一个小容量的集成了一个小容量的SRAMSRAM作为内部高速缓

49、冲作为内部高速缓冲存储器（存储器（CacheCache），从而使），从而使DRAMDRAM的存取速度大的存取速度大为提高。如图为提高。如图5-195-19所示是所示是1M1M4 4位位EDRAMEDRAM芯片芯片的结构图。的结构图。n该该EDRAMEDRAM芯片的存储阵列是芯片的存储阵列是204820485125124 4位位=1M=1M4 4位，共有位，共有20482048行和行和512512列，每次选中列，每次选中4 4位二进制数进位二进制数进行读或写操作。访问行读或写操作。访问1M1M4 4位的位的EDRAMEDRAM芯片需要芯片需要2020位位内存地址，但芯片引脚设有内存地址，但芯片引

50、脚设有1111位地址输入。当位地址输入。当EDRAMEDRAM被第一次读访问时，首先有效，内存地址高被第一次读访问时，首先有效，内存地址高1111位经位经A A1010AA0 0同时送入内部行地址锁存器和最后读出同时送入内部行地址锁存器和最后读出行地址锁存器中，行地址锁存器中的行地址锁存器中，行地址锁存器中的1111位行地址经位行地址经行译码器译码后，指定行译码器译码后，指定DRAMDRAM阵列中的某一行，将此阵列中的某一行，将此行中数据（行中数据（5125124 4位）全部读取到位）全部读取到5125124 4位的位的SRAMSRAM中，即映射到中，即映射到CacheCache中。中。 n在

51、列地址锁存信号的作用下，内存地址的低在列地址锁存信号的作用下，内存地址的低9 9位地址经位地址经A A1010AA0 0中中9 9位地址线输入，保存到位地址线输入，保存到9 9位位列地址锁存器中，经列地址译码后，选中列地址锁存器中，经列地址译码后，选中CacheCache中中4 4个存储单元，在读命令信号有效时，个存储单元，在读命令信号有效时，将选中的四位二进制数从芯片的数据线将选中的四位二进制数从芯片的数据线D D3 3DD0 0读出。读出。n在下一次读访问时，首先输入的在下一次读访问时，首先输入的1111位行地址位行地址立即与最后读出行地址锁存器的内容进行比立即与最后读出行地址锁存器的内容

52、进行比较，若两地址相符合，说明要读出的四位二较，若两地址相符合，说明要读出的四位二进制数在进制数在SRAMSRAM中，访问中，访问CacheCache命令，则由输入命令，则由输入的列地址从的列地址从SRAMSRAM中选择指定的四位二进制数中选择指定的四位二进制数并读出。若两地址不符合，则访问并读出。若两地址不符合，则访问CacheCache未命未命中，则需要从中，则需要从DRAMDRAM阵列中读出新的一行存入阵列中读出新的一行存入SRAMSRAM中，并从中读出由列地址指出的四位二中，并从中读出由列地址指出的四位二进制数。进制数。 n还要将当前的还要将当前的1111位行地址保存到最后读出行地址锁

53、位行地址保存到最后读出行地址锁存器中去。如果存器中去。如果CPUCPU连续访问连续访问DRAMDRAM阵列中某一行，阵列中某一行，共有共有5125124 4位二进制信息，除第位二进制信息，除第1 1次必须将此行内次必须将此行内容由容由DRAMDRAM阵列中传送到阵列中传送到SRAMSRAM中外，其他中外，其他511511次只需次只需从从SRAMSRAM中读取指定的中读取指定的4 4位二进制信息。势必能大大位二进制信息。势必能大大提高提高CPUCPU访问访问EDRAMEDRAM的速度。这种的速度。这种EDRAMEDRAM的结构还有的结构还有2 2个特点：由于使用了高速缓存技术，访问个特点：由于使

54、用了高速缓存技术，访问CacheCache命命中率很高，在读中率很高，在读SRAMSRAM期间可同时对期间可同时对DRAMDRAM阵列进行刷阵列进行刷新；由于芯片内部四位二进制数的输出路径与输入新；由于芯片内部四位二进制数的输出路径与输入路径是分开的，所以在写操作完成的同时允许启动路径是分开的，所以在写操作完成的同时允许启动同一行的读操作。同一行的读操作。n这是本章的重点内容这是本章的重点内容nSRAM、EPROM与与CPU的连接的连接n译码方法同样适合译码方法同样适合I/O端口端口5.35.3微型计算机中存储器的系统组成微型计算机中存储器的系统组成5.3.1 5.3.1 存储器芯片与存储器芯

55、片与CPUCPU连接连接存储芯片的数据线存储芯片的数据线 存储芯片的地址线存储芯片的地址线 存储芯片的片选端存储芯片的片选端 存储芯片的读写控制线存储芯片的读写控制线1 1CPUCPU总线的负载能力总线的负载能力CPUCPU的地址、数据及控制总线的直流负载一般能的地址、数据及控制总线的直流负载一般能带带1 1个或几个个或几个TTLTTL负载。半导体存储器基本上是由负载。半导体存储器基本上是由MOSMOS器件组成，直流负载很小，一般在很小的计算机系器件组成，直流负载很小，一般在很小的计算机系统中，例如单片机应用系统，统中，例如单片机应用系统，CPUCPU可以直接与存储器可以直接与存储器芯片相连接

56、。除此之外，为了减轻芯片相连接。除此之外，为了减轻CPUCPU的负载，增强的负载，增强系统的可靠性，一般要采用总线驱动隔离措施，对系统的可靠性，一般要采用总线驱动隔离措施，对于数据总线要采用双向驱动，对于地址总线与控制于数据总线要采用双向驱动，对于地址总线与控制总线则要加上单向驱动，将驱动器的输出连至存储总线则要加上单向驱动，将驱动器的输出连至存储器或其他电路。器或其他电路。 一、几点考虑一、几点考虑2 2CPUCPU的时序与存储器存取速度之间的配合的时序与存储器存取速度之间的配合高速高速CPUCPU与低速存储器之间的速度如果不与低速存储器之间的速度如果不匹配，应在匹配，应在CPUCPU访问存

57、储器的周期内插入访问存储器的周期内插入等待脉冲等待脉冲T TW W 。3 3存储器结构的选定存储器结构的选定由于由于CPUCPU的数据线有的数据线有8 8、1616、3232、6464位位等几类，相应存储器的结构分为单体、等几类，相应存储器的结构分为单体、2 2体、体、4 4体、体、8 8体等，存储器结构的选定是指体等，存储器结构的选定是指CPUCPU与存储器连接时，存储器是单体结构与存储器连接时，存储器是单体结构还是多体结构还是多体结构 。4 4片选信号及行、列地址产生机制片选信号及行、列地址产生机制由于存储器芯片的容量是有限的，微机中存由于存储器芯片的容量是有限的，微机中存储器的总容量一般

58、远大于存储器芯片的容量，储器的总容量一般远大于存储器芯片的容量，因此，存储器往往由多片存储器芯片组成，在因此，存储器往往由多片存储器芯片组成，在CPUCPU与存储器芯片之间必须设有片选择译码电路，与存储器芯片之间必须设有片选择译码电路，一般由一般由CPUCPU的高位地址译码产生片选，而低位地的高位地址译码产生片选，而低位地址送给存储器芯片的地址输入端，以提供存储址送给存储器芯片的地址输入端，以提供存储芯片内部的行、列地址。芯片内部的行、列地址。 5 5DRAMDRAM控制器控制器 它是它是CPUCPU和和DRAMDRAM芯片之间的接口电路，目前芯片之间的接口电路，目前已生产出不同型号的集成芯片

59、。它将已生产出不同型号的集成芯片。它将CPUCPU的信的信号变换成适合号变换成适合DRAMDRAM芯片的信号。不同的计算芯片的信号。不同的计算机系统有不同的机系统有不同的DRAMDRAM控制器。控制器。 存储芯片数据线的处理存储芯片数据线的处理n若芯片的数据线正好若芯片的数据线正好8 8根：根：n一次可从芯片中访问到一次可从芯片中访问到8 8位数据位数据n全部数据线与系统的全部数据线与系统的8 8位数据总线相连位数据总线相连n若芯片的数据线不足若芯片的数据线不足8 8根：根：n一次不能从一个芯片中访问到一次不能从一个芯片中访问到8 8位数据位数据n利用多个芯片扩充数据位利用多个芯片扩充数据位n

60、这个扩充方式简称这个扩充方式简称“位扩充位扩充”位扩充位扩充2114（1）A9A0I/O4I/O1片选片选D3D0D7D4A9A02114（2）A9A0I/O4I/O1CECEn多个位扩充的存储芯片的数据线多个位扩充的存储芯片的数据线连接于系统数据总线的不同位数连接于系统数据总线的不同位数n其它连接都一样其它连接都一样n这些芯片应被看作是一个整体这些芯片应被看作是一个整体n常被称为常被称为“芯片组芯片组”存储芯片地址线的连接存储芯片地址线的连接n芯片的地址线通常应全部与系统芯片的地址线通常应全部与系统的低位地址总线相连。的低位地址总线相连。n寻址时，这部分地址的译码是在寻址时，这部分地址的译码