天津大学第一讲数字集成电路质量评价

1、TJICTJU. ASIC Center-Arnold Shi1数字集成电路天津大学电子科学与技术系天津大学电子科学与技术系史再峰史再峰TJU. ASIC Center-Arnold Shi2选用教材选用教材v 电子工业出版社,Jan M.Rabey等， 周润德翻译 ISBN 7-121-00383-X /TN.030 TN431.2定价68.00，蔚蓝49.00定价58.00，亚马逊46.40TJU. ASIC Center-Arnold Shi3参考资料参考资料vNeil H. E.Weste & Kamram. Eshraghian:第二版Principles of CMOS V

2、LSI Design，Addison Wesley. Second Edition.v Jan M.Rabey著 ，PRENTICE HALL 清华大学出版社影印版vREUSE METHODOLOGY MANUAL FOR SYSTEM -ON-A-CHIP DESIGNS （THIRD EDITION） Michael Keating， Pierre Bricaud，Synopsys, Inc.TJU. ASIC Center-Arnold Shi4课程介绍课程介绍v 联系方式: v 课程讨论区 : 超大规模集成电路设计v 不选课者不得参加听课和考试 ！v 国外大学该课程名称：CSE477T

3、JU. ASIC Center-Arnold Shi5课程目标课程目标v 了解数字集成电路设计的一般方法和流程v 掌握传输线理论和建模分析的方法v 学会设计基本的CMOS组合逻辑和时序逻辑电路，并进行仿真（Simulation)，学会使用设计和仿真用的EDA工具v 掌握数字系统的时序分类和同步异步设计v 掌握简单运算功能模块的设计v 培养学习数字集成电路设计相关知识的兴趣v 承担起中华民族伟大复兴的神圣使命，为大力发展中国集成电路产业贡献力量。TJU. ASIC Center-Arnold Shi6课程安排课程安排v集成电路质量评价v导线vCMOS反相器vCMOS组合逻辑电路v时序逻辑电路v数

4、字电路的时序问题v运算功能模块的设计TJU. ASIC Center-Arnold Shi7学习方式学习方式v 课堂讲授,认真听讲v 课后自学,完成作业v 课件原则上不散发，不对外拷贝 遵德性而道问学 致广大而尽精微 极高明而道中庸TJU. ASIC Center-Arnold Shi8大规模集成电路的设计流程大规模集成电路的设计流程(1)(1)TJU. ASIC Center-Arnold Shi9大规模集成电路的设计流程大规模集成电路的设计流程(2)(2)TJU. ASIC Center-Arnold Shi10数字电路设计的抽象模型数字电路设计的抽象模型系统级系统级SYSTEM门级门级G

5、ATEVoutVin电路级电路级CIRCUITVoutVin模块级模块级MODULE+器件级器件级DEVICEn+SDn+GTJU. ASIC Center-Arnold Shi11TJICTJU. ASIC Center-Arnold Shi12第一章第一章 集成电路分类集成电路分类 与数字设计的质量评价与数字设计的质量评价TJU. ASIC Center-Arnold Shi13集成电路的分类集成电路的分类集成电路有如下几种分类方法：按功能分类：u数字集成电路u模拟集成电路u数、模混合集成电路按结构形式和材料分类：u半导体集成电路u膜集成电路（二次集成，分为薄膜和厚膜两类）按有源器件及工艺

6、类型分类u双极集成电路（TTL,ECLTTL,ECL,模拟ICIC）uMOSMOS集成电路（NMOS,PMOS,CMOSNMOS,PMOS,CMOS）uBiMOSBiMOS集成电路双极与MOSMOS混合集成电路TJU. ASIC Center-Arnold Shi14集成电路的电路规模集成电路的电路规模v 按集成电路的电路规模分类 小规模集成电路(SSI) ：电路等效门：1050 中规模集成电路(MSI)：电路等效门：501K 大规模集成电路(LSI) ：电路等效门：1K10K 超大规模集成电路(VLSI) ：电路等效门：10K1000K 甚大规模集成电路(ULSI)：电路等效门：1000K1

7、000M吉（极）大规模集成电路（吉（极）大规模集成电路（GLSI）电路等效门：）电路等效门： 1GT大规模集成电路（大规模集成电路（TLSI）：电路等校门：）：电路等校门：1000G继续呢？继续呢？TJU. ASIC Center-Arnold Shi15集成电路的分类集成电路的分类v 按生产目的分类通用集成电路（如CPUCPU、存储器等）专用集成电路（ASICASIC）v按实现方法分类全定制集成电路半定制集成电路可编程逻辑器件TJU. ASIC Center-Arnold Shi16全定制集成电路全定制集成电路v （Full-Custom Design ApproachFull-Custom

8、 Design Approach）即在晶体管的层次上进行每个单元的性能、面积的优化设计，每个晶体管的布局/ /布线均由人工设计，并需要人工生成所有层次的掩膜（一般为1313层掩膜版图）。v 优点： 所设计电路的集成度最高 产品批量生产时单片ICIC价格最低 可以用于模拟集成电路的设计与生产v 缺点： 设计复杂度高/ /设计周期长 NRENRE费用高（Non-Recurring Engineering ）v 应用范围 集成度极高且具有规则结构的ICIC（如各种类型的存储器芯片） 对性能价格比要求高且产量大的芯片（如CPUCPU、通信ICIC等） 模拟IC/IC/数模混合ICICTJU. ASIC

9、 Center-Arnold Shi17半定制集成电路半定制集成电路v 半定制集成电路（Semi-Custom Design Approach）即设计者在厂家提供的半成品基础上继续完成最终的设计，只需要生成诸如金属布线层等几个特定层次的掩膜。根据采用不同的半成品类型，半定制集成电路包括门阵列、门海和标准单元等。1门阵列（GA：Gate Array）2门海（Sea-of-Gate）3标准单元（Standard-Cells）TJU. ASIC Center-Arnold Shi18门阵列（门阵列（GAGA：Gate ArrayGate Array）v 门阵列（GA：Gate Array）有通道门阵

10、列Channeled gate array）：就是将预先制造完毕的逻辑门以一定阵列的形式排列在一起，阵列间有规则布线通道，用以完成门与门之间的连接。v 未进行连线的半成品硅圆片称为“母片”。TJU. ASIC Center-Arnold Shi19半定制集成电路的半定制集成电路的 “ “母片母片”TJU. ASIC Center-Arnold Shi20门海（SOG：Sea-of-Gate）v门海（SOG：Sea-of-Gate）无通道门阵列（Channellessgate array）：也是采用母片结构，它可以将没有利用的逻辑门作为布线区，而没有指定固定的布线通道，以此提高布线的布通率并提高

11、电路性能供更大规模的集成度。v门阵列生产步骤：v（1 1）母片制造v（2 2）用户连接和金属布线层制造TJU. ASIC Center-Arnold Shi21无布线通道的门海 (SOG)TJU. ASIC Center-Arnold Shi22半定制集成电路半定制集成电路v 标准单元（Standard-Cells）：是指将电路设计中可能经常遇到的基本逻辑单元的版图按照最佳设计原则，遵照一定外形尺寸要求，设计好并存入单元库中，需要时调用、拼接、布线。各基本单元的版图设计遵循“等高不等宽”的原则。目前标准单元的单元集成度已经达到VLSI的规模，用这些单元作为“积木块”，根据接口定义可以“搭建”成

12、所需的功能复杂的电路TJU. ASIC Center-Arnold Shi23可编程逻辑器件可编程逻辑器件v 可编程逻辑器件这种器件实际上也是没有经过布线的门阵列电路，其完成的逻辑功能可以由用户通过对其可编程的逻辑结构单元（CLBCLB）进行编程来实现。v 可编程逻辑器件主要有PALPAL、CPLDCPLD、FPGAFPGA等几种类型，在集成度相等的情况下，其价格昂贵，只适用于产品试制阶段或小批量专用产品。TJU. ASIC Center-Arnold Shi24设计复杂度及费用比较设计复杂度及费用比较v几种集成电路类型设计复杂度及费用比较 Full Custom Standard Cell

13、Gate Array Programmable Logic DeviceTJU. ASIC Center-Arnold Shi25不同产量时成本与设计方法的关系TJU. ASIC Center-Arnold Shi26专用集成电路专用集成电路（ASIC）的设计要求的设计要求对ASICASIC的主要设计要求为：v设计周期短（Time-to-MarketTime-to-Market）v设计正确率高（One-Time-SuccessOne-Time-Success）v速度快v低功耗、低电压v可测性好，成品率高v硅片面积小、特征尺寸小，价格低TJU. ASIC Center-Arnold Shi27S

14、oCSoC片上系统片上系统vSystem-on-a-Chip，系统级芯片 出现在20世纪90年代末，采用电子设计自动化（EDA）技术进行芯片设计，将完整计算机所有不同的功能块一次直接集成于一颗芯片上。v公认的SOC特点： 由可设计重用的IPIP核组成 IPIP核应采用深亚微米以上工艺技术 有多个MPUMPU、DSPDSP、MCUMCU或其复合的IPIP核及存储模块TJU. ASIC Center-Arnold Shi28SoCSoC 的结构的结构TJU. ASIC Center-Arnold Shi29典型的多媒体处理典型的多媒体处理SoCSoCTJU. ASIC Center-Arnold

15、Shi30VLSI设计业面临的关键问题v设计方法学的研究：理论和设计流程。vIPIP核的复用。v功耗、噪声和电迁移的分析工具。v针对大规模芯片的阻、容、感提取工具。v复杂芯片的验证与测试。v良率。TJU. ASIC Center-Arnold Shi31数字设计的质量评价数字设计的质量评价集成电路的成本集成电路的成本1功能性和稳定性2性能（performance）3功耗和能耗4TJU. ASIC Center-Arnold Shi32晶圆（晶圆（ Silicon Wafer Silicon Wafer ）Single dieWaferTJU. ASIC Center-Arnold Shi33

16、一个集成电路常称为一个集成电路常称为DieDieTJU. ASIC Center-Arnold Shi34TJU. ASIC Center-Arnold Shi35芯片成品率芯片成品率v 取决于制造工艺的复杂性的参数，大约为3v 单位面积缺陷率典型为0.51 个/平方厘米v 芯片成本与芯片面积的四次方成正比芯片面积单位面积缺陷率芯片成品率1TJU. ASIC Center-Arnold Shi36集成电路的成本集成电路的成本v 固定成本：设计等v 可变成本：部件、封装、测试等产量固定成本可变成本每个集成电路成本最终测试成品率封装成本测试成本芯片成本可变成本芯片成品率每个晶圆的芯片数晶圆成本芯片

17、成本TJU. ASIC Center-Arnold Shi37数字设计的质量评价数字设计的质量评价集成电路的成本1功能性和稳定性功能性和稳定性2性能（performance）3功耗和能耗4TJU. ASIC Center-Arnold Shi38功能性和稳定性功能性和稳定性功能性功能性稳定性稳定性电压传输特性噪声容限再生性方向性扇入和扇出理想的数字门抗噪声能力TJU. ASIC Center-Arnold Shi39电压传输特性电压传输特性V(x)V(y)fV(y)V(x)q表示了输出电压与输入电压的关系VOH = f (VIL)VILVIHV(y)=V(x)开关阈值电压VMVOL = f (

18、VIH)TJU. ASIC Center-Arnold Shi40逻辑电平映射到电压范围逻辑电平映射到电压范围V(x)V(y)斜率= -1斜率= -1VOHVOLVILVIH1100不确定区不确定区VOHVOLVILVIHq可接受的高电平和低电平区域分别由VIH和VIL电平来界定，代表了VTC曲线上增益为-1的点TJU. ASIC Center-Arnold Shi41电容耦合举例电容耦合举例Crosstalk vs. Technology0.16m CMOS0.12m CMOS0.35m CMOS0.25m CMOSPulsed Signal黑线 quiet红线 pulsedGlitches

19、 strength vs technology TJU. ASIC Center-Arnold Shi42噪声容限噪声容限不确定区不确定区10VOHVILVOLVIHNMHNMLNMH = VOH - VIHNML = VIL - VOLq噪声容限越大越好，但仍不够 GndVDDVDDGndq为了使电路稳定性强，应该使“0”1”的区间尽可能大q低电平噪声容限NMLq高电平噪声容限NMHTJU. ASIC Center-Arnold Shi43再生性再生性v0v1v2v3v4v5v6v0v2v1q再生性保证一个受干扰的信号通过若干个逻辑级后逐渐收敛回到某个额定电平-11350246810t (n

20、sec)V (volts)TJU. ASIC Center-Arnold Shi44具有再生性的条件具有再生性的条件v1 = f(v0) v1 = finv(v2)v0v1v2v3v4v5v6v0v1v2v3f(v)finv(v)具有再生性v0v1v2v3f(v)finv(v)不具有再生性q要具有再生性, VTC应当具有一个增益绝对值大于1的过渡区。q该过渡区以两个增益小于1的有效区域为边界。TJU. ASIC Center-Arnold Shi45Directivity(Directivity(方向性方向性) )v 门的方向性要求是单向的: changes in an output leve

21、l should not appear at any unchanging input of the same circuit In real circuits full directivity is an illusion (e.g., due to capacitive coupling between inputs and outputs)v 例如: output impedance of the driver and input impedance of the receiver ideally, the output impedance of the driver should be

22、 zero input impedance of the receiver should be infinityTJU. ASIC Center-Arnold Shi46扇入和扇出扇入和扇出v 扇出表示连接到驱动门输出端的负载的门的数目Nv 扇入定义为门的输入端的数目MNMTJU. ASIC Center-Arnold Shi47理想的数字门理想的数字门v 对于一个理想的数字门 在过渡区有无限大的增益 门的阈值位于逻辑摆幅的中点 高/低电平噪声容限都等于摆幅的一半 输入阻抗为无穷大,输出阻抗为0g = - VoutVinRi = Ro = 0Fanout = NMH = NML = VDD/2

23、TJU. ASIC Center-Arnold Shi48数字设计的质量评价数字设计的质量评价集成电路的成本1功能性和稳定性2性能（性能（performance）3功耗和能耗4TJU. ASIC Center-Arnold Shi49传播延时定义了对输入端信号的响应快慢传播延时定义了对输入端信号的响应快慢tVoutVin输入波形输出波形tp = (tpHL + tpLH)/2传播延时t50%tpHL50%tpLHtf90%10%tr信号斜率VinVoutTJU. ASIC Center-Arnold Shi50传播延时建模分析传播延时建模分析v用一阶 RC网络分析RCvinvoutvout (

24、t) = (1 et/ )Vwhere = RC到达50%的点的时间t = ln(2) = 0.69 到达90%的点的时间t = ln(9) = 2.2 TJU. ASIC Center-Arnold Shi51数字设计的质量评价数字设计的质量评价集成电路的成本1功能性和稳定性2性能（performance）3功耗和能耗功耗和能耗4TJU. ASIC Center-Arnold Shi52功耗和能耗功耗和能耗v 功耗意味着电路的每一次运算消耗多少能量及电路耗散多少热量 峰值功耗Ppeak = Vddipeak 平均功耗p(t) = v(t)i(t) = Vddi(t) Pavg= 1/T p(

25、t) dt = Vdd/T idd(t) dtv 功耗分为静态部分和动态部分两类E (joules) = CL Vdd2 P01 + tsc Vdd Ipeak P01 + Vdd IleakageP (watts) = CL Vdd2 f01 + tscVdd Ipeak f01 + Vdd Ileakage f01 = P01 * fclock TJU. ASIC Center-Arnold Shi53业界消息：英特尔研制出业界消息：英特尔研制出2222纳米微处理纳米微处理器制造工艺器制造工艺v 2009.9.23日消息，英特尔美国信息技术峰会(IDF)于今日在美国举行，该公司总裁欧德宁在峰会上展示了世界上第一款基于22纳米制造工艺可工作芯片的硅晶圆。据介绍，22纳米的工艺将出现在未来英特尔的处理器中。 v 欧德宁展示的22纳米晶圆由多个芯片构成，每个芯片都包含364兆位的SRAM存储器，在指甲盖大的面积上集成了29亿个晶体管。v 英特尔预计今年年底会推出32纳米制程的westmere处理器产品线，明