数字电子基础2

1、1/46逻辑电路逻辑电路组合逻辑电路组合逻辑电路时序逻辑电路时序逻辑电路现时的输出仅取现时的输出仅取决于现时的输入决于现时的输入除与现时输入有除与现时输入有关外还与原状态关外还与原状态有关有关3.4 集成组合逻辑电路集成组合逻辑电路2/46 构成：构成： 1 1由各类逻辑门组成，电路中不含存储元件。由各类逻辑门组成，电路中不含存储元件。 2 2输入和输出之间没有反馈通路输入和输出之间没有反馈通路。3.4.1组合逻辑电路输入输出的特点组合逻辑电路输入输出的特点特点：特点：电路在任意时刻的输出仅仅取决于电路在任意时刻的输出仅仅取决于该时刻的输入，而与电路以前的状态无关。该时刻的输入，而与电路以前的

2、状态无关。3/46分析步骤：分析步骤： 1）由给定的逻辑图写出逻辑关系表达式。）由给定的逻辑图写出逻辑关系表达式。2）用逻辑代数或卡诺图对逻辑代数进行化简。）用逻辑代数或卡诺图对逻辑代数进行化简。 3）列出输入输出状态表并得出结论。）列出输入输出状态表并得出结论。电路电路 结构结构输入输出之间输入输出之间的逻辑关系的逻辑关系3.4.2组合逻辑电路的分析、设计方法及步骤组合逻辑电路的分析、设计方法及步骤1 1组合逻辑电路的分析组合逻辑电路的分析4/46例：分析下图的逻辑功能。例：分析下图的逻辑功能。 &ABFABABBA BABA BABAF BABABABA 5/46ABF001010

3、100111真值表真值表相同为相同为“1”不同为不同为“0”同或门同或门=1BAF 6/46例：分析下图的逻辑功能。例：分析下图的逻辑功能。 &ABFBA ABA BBA BBAABAF BBAABA BBAABA ）（）（BABA 7/46ABF000011101110真值表真值表相同为相同为“0”不同为不同为“1”异或门异或门=1BAF 8/46分析下列电路的功能(从后往前推）。第一步，写逻辑表达式，并化简。第一步，写逻辑表达式，并化简。 9/46第二步，列写真值表。第二步，列写真值表。输入输入输出输出输入输入输出输出A BS CA BS C0 00 01 01 00 11 01

4、10 1第三步，分析真值表第三步，分析真值表 电路可实现两个1位二进制相加，称半加器。 10/46&2&3&4AMB1F=101被封锁被封锁11例：分析下图的逻辑功能。例：分析下图的逻辑功能。11/46&2&3&4AMB1F=010被封锁被封锁1分析结果：选通电路分析结果：选通电路12/46任务任务要求要求最简单的最简单的逻辑电路逻辑电路1）根据实际问题的逻辑含义，列出真值表。）根据实际问题的逻辑含义，列出真值表。2）由真值表写出逻辑表达式。）由真值表写出逻辑表达式。3）对逻辑表达式进行化简。）对逻辑表达式进行化简。4）根据最简逻辑表达式画出逻辑

5、电路图。）根据最简逻辑表达式画出逻辑电路图。设计步骤：设计步骤：2 2组合逻辑电路的设计方法及步骤组合逻辑电路的设计方法及步骤13/46例：设计三人表决电路（例：设计三人表决电路（A、B、C）。每人）。每人一个按键，如果同意则按下，不同意则不按。一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，结果用指示灯表示，多数同意时指示灯亮，否则不亮。否则不亮。1）首先指明逻辑符号取首先指明逻辑符号取“0”、“1”的含义的含义。三个按键三个按键A、B、C按下时为按下时为“1”，不按时为，不按时为“0”。输出是。输出是F，多数赞成时是，多数赞成时是“1”，否则是，否则是“0”。

6、2）根据题意列出逻辑状态真值表根据题意列出逻辑状态真值表。14/46ABCF00000010010001111000101111011111逻辑真值表逻辑真值表3）由真值表写出逻辑表达式：）由真值表写出逻辑表达式：ABCCABCBABCAF15/464）用卡诺图化简逻辑表达式：）用卡诺图化简逻辑表达式：ABC000111100100100111ABACBCACBCABF16/465）根据逻辑表达式画出逻辑图。）根据逻辑表达式画出逻辑图。ACBCABF& 1&AB BCF17/46CABCAB CABCAB &ABCFCABCABF 若用与非门实现若用与非门实现18/46

7、3.4.3 编码器、译码器、显示器、多路选择器编码器、译码器、显示器、多路选择器及多路分配器的原理和应用及多路分配器的原理和应用 1） 编码器编码器所谓所谓编码编码就是赋予选定的一系列二进制代就是赋予选定的一系列二进制代码以固定的含义。码以固定的含义。n个二进制代码（个二进制代码（n位位输出输出 ）有）有2n种不同的种不同的组合，可以表示组合，可以表示2n个信号（个信号（ 2n位输入）位输入） 。二进制编码器二进制编码器将一系列信号状态编制成二进制代码。将一系列信号状态编制成二进制代码。19/46例：用与非门组成例：用与非门组成三位二进制编码器三位二进制编码器设八个输入端为设八个输入端为I1

8、I8，八种状态，与之对，八种状态，与之对应的输出设为应的输出设为F1、F2、F3，共三位二进制数。，共三位二进制数。设计编码器的过程与设计一般的组合逻辑设计编码器的过程与设计一般的组合逻辑电路相同，首先要列出状态表，然后写出逻电路相同，首先要列出状态表，然后写出逻辑表达式并进行化简，最后画出逻辑图辑表达式并进行化简，最后画出逻辑图。20/46I1I2I3I4I5I6I7I8F3F2F10111111100010111111001110111110101110111101111110111100111110111011111110111011111110111真值表真值表86421IIIIF 8

9、642IIII 87432IIIIF 87653IIIIF 21/46I1I2I3I4I5I6I7I8&F3F2F18-3编码器逻辑图编码器逻辑图22/462）译码器译码器译码是编码的逆过程，即将某二进制翻译码是编码的逆过程，即将某二进制翻译成电路的某种状态。译成电路的某种状态。二进制译码器二进制译码器将将n种输入的组合译成种输入的组合译成2n种电路状态。种电路状态。也叫也叫n-2n线译码器。线译码器。译码器的输入：译码器的输入：一组二进制代码一组二进制代码译码器的输出：译码器的输出：一组高低电平信号一组高低电平信号23/46&1Y0Y2Y3YA1A0S2-4线译码器线译码器7

10、4LS139的内部线路的内部线路输入输入控制端控制端输出输出24/4674LS139的功能表的功能表A1A01XX11110000111001101101011010111110S0Y1Y2Y3Y“”表示低电平有效。表示低电平有效。25/463）显示译码器显示译码器二二-十进十进制编码制编码显示译显示译码器码器显示显示器件器件在数字系统中，常常需要将运算结果用在数字系统中，常常需要将运算结果用人们习惯的十进制显示出来，这就要用到人们习惯的十进制显示出来，这就要用到显示译码器显示译码器。26/46共阴极显示器共阴极显示器共阳极显示器共阳极显示器段组合段组合七段显示器件七段显示器件27/46显示器

11、件显示原理显示器件显示原理：abcd fg 输入输入 输出输出 显示显示 A3 A2 A1 A0 a b c d e f g 0 0 0 0 1 1 1 1 1 1 0 0 0 0 0 1 0 1 1 0 0 0 0 1 0 0 1 0 1 1 0 1 1 0 1 2 e28/46显示译码器电路显示译码器电路：29/464） 数据选择器数据选择器从一组数据中选择一路信号进行传输的电从一组数据中选择一路信号进行传输的电路，称为路，称为数据选择器数据选择器。A0A1D3D2D1D0W控制信号控制信号输入信号输入信号输出信号输出信号数据选择数据选择器类似一器类似一个多投开个多投开关。选择关。选择哪一

12、路信哪一路信号由相应号由相应的一组控的一组控制信号控制信号控制。制。30/46 四选一数据选择器，当四选一数据选择器，当G G0 0时，输出时，输出Y=DY=Di i，i i由地址线由地址线BABA四种状态确定。当四种状态确定。当G G1 1时，所有的时，所有的与门都被封锁，与门都被封锁，Y Y总为总为0 0。31/46G功能表功能表控制端控制端32/465 5）数据分配器）数据分配器 将一路输入数据分配到多路输出端的电路称为将一路输入数据分配到多路输出端的电路称为数据分配器。由地址（编码）控制端来确定选择哪数据分配器。由地址（编码）控制端来确定选择哪路输出信号。路输出信号。33/46（1）

13、加法器加法器3.4.4加法器、数码比较器、存储器、可编程逻加法器、数码比较器、存储器、可编程逻辑阵列的原理和应用辑阵列的原理和应用1）逢二进一。）逢二进一。 2 2）最低位是两个数最低位的叠加，不需考虑进位。）最低位是两个数最低位的叠加，不需考虑进位。3 3）其余各位都是三个数相加，包括加数、被、加数和）其余各位都是三个数相加，包括加数、被、加数和低位来的进位。低位来的进位。4 4）任何位相加都产生两个结果：本位和、向高位的进）任何位相加都产生两个结果：本位和、向高位的进位。位。34/461 1 0 11 0 0 1+举例：举例：A=1101, B=1001, 计算计算A+B011010011

14、35/46半加器：半加器：半加运算不考虑从低位来的进位半加运算不考虑从低位来的进位A-加数；加数；B-被加数；被加数；S-本位和；本位和；C-进位。进位。ABCS0000010110011110真值表真值表36/46ABCS0000010110011110真值表真值表BABABASABC 37/46=1&ABSC逻辑图逻辑图半加器半加器ABCS逻辑符号逻辑符号38/46全加器：全加器：an-加数；加数；bn-被加数；被加数；cn-1-低位的进低位的进位；位；sn-本位和；本位和；cn-进位。进位。逻辑状态表见下页逻辑状态表见下页39/46anbncn-1sncn000000011001

15、01001101100101010111001111111)()(1nnnnnncbabacbabasnnnnnnn1nnnnnbac )baba(cn 40/461)()(1nnnnnncbabacbabasnnnnnnn1nnnnnbac )baba(cn nnbabasnn nnba nnbabasnn 111nnncsc scssnnn1nnbascc 半加和：半加和：所以：所以：41/46anbncn-1sncn全加器全加器逻辑图逻辑图逻辑符号逻辑符号42/46应用举例：用一片应用举例：用一片SN74LS183构成两位串行构成两位串行进位全加器。进位全加器。bncn-1sncn全加器

16、全加器anbncn-1sncn全加器全加器anA2A1B2B1D2D1C串行进位串行进位43/46（2）数码比较器数码比较器 比较器的分类：比较器的分类：1）仅比较两个数是否相等。）仅比较两个数是否相等。2）除比较两个数是否相等外，还要比较）除比较两个数是否相等外，还要比较两个数的大小。两个数的大小。第一类的逻辑功能较简单，下面重第一类的逻辑功能较简单，下面重点介绍点介绍第二类第二类比较器。比较器。44/461）一位数值比较器）一位数值比较器输入输入输出输出ABABA=BABA=BAB00010010011010011010BABA ”“ABBABA ”“BABA ”“46/46& 1ABABA=BABABABA=B逻辑图逻辑图逻辑符号逻辑符号47/46（3 3）半导体存储器）半导体存储器 分为只读存储器（分为只读存储器（ROM）和随机存储器（）和随机存储器（RAM）1）半导体存储器的特点）半导体存储器的特点ROM的特点：只能读出，不能写入；掉电后信息的特点：只能读出，不能写入；掉电后