第6章+中央处理器

1、第6章 中央处理器6.1 CPU的功能及组成的功能及组成6.2 指令的执行过程指令的执行过程6.3 时序部件时序部件6.4 微操作控制器微操作控制器6.5 CPU6.6 多媒体多媒体CPU6.7 CPU结构举例结构举例2l当前世界上大多数计算机的中央处理机由当前世界上大多数计算机的中央处理机由下述两种方法实现：下述两种方法实现：l(1) 采用半导体公司采用半导体公司(工厂工厂)生产的微处理器构成生产的微处理器构成通用的或专用的计算机系统以及工作站等。通用的或专用的计算机系统以及工作站等。l(2) 一些计算机公司采用自行设计制造的芯片一些计算机公司采用自行设计制造的芯片来构成大、中、小型计算机的

2、来构成大、中、小型计算机的CPU。lIntel 80386 微机系统框图及功能如下：微机系统框图及功能如下：6.1 CPU的功能及组成的功能及组成Intel 80386微机系统框图是系统中主要的处理、控制是系统中主要的处理、控制部件，从存储器中取出的指部件，从存储器中取出的指令主要在令主要在80386中处理中处理机器加电由它产生整机复机器加电由它产生整机复位信号位信号(reset)，使计算机各，使计算机各个部件处于初始状态个部件处于初始状态扩充了扩充了80386指令指令系统，主要完成浮系统，主要完成浮点运算和高精度整点运算和高精度整数运算。数运算。80386自自动将取得的协处理动将取得的协处理

3、器指令传送给器指令传送给80387。80386通过总线与存储通过总线与存储器、器、IO设备交换信设备交换信息息存放数据、指令以及存放数据、指令以及完成输入输出操作的完成输入输出操作的系统。系统。CPU与与IO设备之间传送信息设备之间传送信息时由于时由于CPU的速度比的速度比IO设备设备快，为了不浪费快，为了不浪费CPU时间，时间，CPU采取分时并行工作。采取分时并行工作。4lIntel 80386包括指令部件、执行部件指令部件、执行部件和存储管理部件和存储管理部件等。l指令部件完成取指及指令译码功能，并产生控指令部件完成取指及指令译码功能，并产生控制信号制信号l执行部件包括执行部件包括ALU、

4、乘法部件、寄存器组等、乘法部件、寄存器组等l存储管理部件用来确定存储器地址。存储管理部件用来确定存储器地址。80386结构及外部连线结构及外部连线Intel 80386引出端信号引出端信号 32位数据总线，是传位数据总线，是传送数据的双向总线送数据的双向总线是是32位地址线，其中位地址线，其中A0，A1在在80386内部转换成内部转换成“字节使能字节使能”分别是字节分别是字节0字节字节3的选的选择信号，符号择信号，符号表示低电位表示低电位有效。有效。输入到输入到80386的时钟的时钟总清或复位信号总清或复位信号6中央处理器CPUl冯诺依曼机冯诺依曼机l运算器、控制器、存储器、输入运算器、控制器

5、、存储器、输入/输出设备输出设备lCPU的定义的定义l运算器运算器+控制器控制器l运算器：实施算术逻辑运算，运算器：实施算术逻辑运算，ALUl控制器：计算机的指挥中心，对程序规定的控制器：计算机的指挥中心，对程序规定的控制信息进行分析、控制和协调，使计算机控制信息进行分析、控制和协调，使计算机中各个部件协同工作中各个部件协同工作控制器：控制器：取指、译码、数据流控制取指、译码、数据流控制7中央处理器CPUlCPU的功能的功能l指令控制：控制指令序列的执行指令控制：控制指令序列的执行l操作控制：控制单个指令执行和部件间协同操作控制：控制单个指令执行和部件间协同l时序控制：控制操作信号的时间序列时

6、序控制：控制操作信号的时间序列l数据加工：算术和逻辑运算数据加工：算术和逻辑运算运算器与控制器的功能集合运算器与控制器的功能集合8中央处理器CPU 寄存器的组织和功能寄存器的组织和功能 数据通路数据通路9寄存器缓冲寄存器缓冲寄存器 DRCPU与主存、外设的信与主存、外设的信息中转（数据、指令）息中转（数据、指令）数据缓冲，补偿数据缓冲，补偿CPU与与主存、外设间的时序差异主存、外设间的时序差异为算术逻辑部件提供另为算术逻辑部件提供另一个操作数一个操作数10寄存器指令寄存器指令寄存器 IR保存当前执行的指令保存当前执行的指令11寄存器地址寄存器地址寄存器 AR当前访问的存储器地当前访问的存储器地

7、址或址或I/O端口地址端口地址12寄存器程序计数器程序计数器 PC 下一条下一条指令在主存中指令在主存中的地址的地址顺序执行即可累加，顺序执行即可累加，累加值决定于指令字长累加值决定于指令字长分支转移指令需视寻分支转移指令需视寻址方式确定址方式确定PC值值13寄存器累加寄存器累加寄存器 AC数据源于缓冲寄存器数据源于缓冲寄存器或或ALU为为ALU提供操作数提供操作数14寄存器状态寄存器状态寄存器 PSW保存执行各类指令产保存执行各类指令产生的状态结果生的状态结果作为后续指令的判断作为后续指令的判断条件条件15操作控制器数据通路数据通路寄存器之间传送信息的寄存器之间传送信息的通路通路操作控制器操

8、作控制器在寄存器之间建立数据在寄存器之间建立数据通路通路 硬布线控制器硬布线控制器 微程序控制器微程序控制器 可编程逻辑阵列可编程逻辑阵列建立怎样的数据通路、何时建立建立怎样的数据通路、何时建立16指令的执行过程取指取指译码译码执行执行17指令周期l指令周期指令周期lCPU从主存取出一条指令到指令执行完毕从主存取出一条指令到指令执行完毕l机器周期（机器周期（CPU周期）周期）l指令周期的不同阶段划分为多个机器周期指令周期的不同阶段划分为多个机器周期l时钟周期（节拍、时钟周期（节拍、T周期）周期）lCPU处理操作的最小时间单位处理操作的最小时间单位18时序部件l时序部件时序部件l产生计算机执行机

9、器指令过程中的产生计算机执行机器指令过程中的时序信号时序信号l产生过各个机器周期中的产生过各个机器周期中的节拍节拍信息信息19机器周期（取指）机器周期（取指）机器周期（执行指令）机器周期（执行指令）指令周期指令周期T1T2 T3 T4T2 T3 T4T1机器周期（取指）机器周期（取指）机器周期（执行）机器周期（执行）指令周期指令周期T1T2 T3 T4T2 T3 T1定长机器周期组成的指令周期 不定长机器周期组成的指令周期 20l指令周期指令周期由若干个由若干个机器周期机器周期（CPU周期）组成。周期）组成。l所有指令周期的第一个机器周期都为所有指令周期的第一个机器周期都为取指周期取指周期。l

10、每个每个机器周期机器周期又由若干个节拍（时钟周期）组又由若干个节拍（时钟周期）组成。成。l根据指令操作的复杂程度不同，各种指令所需根据指令操作的复杂程度不同，各种指令所需的的机器周期机器周期也不同。也不同。214条典型指令组成的一个简单程序条典型指令组成的一个简单程序 指令地址（八进制）指令内容（八进制）助记符020250 000CLA021030 030ADD 30022021 031 STAI 31023140 021JMP 21024000 000HLT030000 006031000 040040 xxx xxx ； 结果数据将累加器清零，属非访存指令将累加器清零，属非访存指令加法，属

11、直接访存指令加法，属直接访存指令存数操作，属间接访主存指令存数操作，属间接访主存指令程序控制指令程序控制指令22不需访存指令的指令周期不需访存指令的指令周期( CLA )l需要需要2个机器周期。个机器周期。l第第1个机器周期用来进行取指和译码操作个机器周期用来进行取指和译码操作l第第2个机器周期用于指令的执行操作。个机器周期用于指令的执行操作。 l在指令执行阶段，在指令执行阶段，CPU根据译码器输出的根据译码器输出的结果，进行指令所需的操作。非访主存指结果，进行指令所需的操作。非访主存指令的执行过程如下图令的执行过程如下图 23取指令取指令PC+1PC指令译码指令译码执行指令执行指令取下一条指

12、令取下一条指令第第1周期周期取指译码取指译码第第2周期周期指令执行指令执行24地址地址 指令或数据指令或数据020 250 000 ; CLA021 030 030 ; ADD022 031 ; STA023 140 021 ; JMP024 000 000 ; HLT状态寄存器状态寄存器累加器累加器020020250 000250 000指令译码器指令译码器操作控制器操作控制器时序发生器时序发生器主存储器主存储器数据总线数据总线地址总线地址总线CPU+1微指令微指令时钟时钟状态反馈状态反馈ALU程序计数器程序计数器地址寄存器地址寄存器缓冲寄存器缓冲寄存器指令寄存器指令寄存器取出取出CLA指令

13、数据通路指令数据通路020020 250 000 ; CLA250 000250 000250 000CPU识别是一条识别是一条非访存非访存CLA指令指令指令执行阶段指令执行阶段CLA控制信号控制信号000 00025直接访存指令的指令周期直接访存指令的指令周期(ADD 30)l需要需要3个机器周期。个机器周期。l第第1个机器周期用来进行取指和译码操作个机器周期用来进行取指和译码操作l第第2个机器周期用于送操作数地址。个机器周期用于送操作数地址。l第第3个机器周期进行取操作数和执行加法操作。个机器周期进行取操作数和执行加法操作。 l直接访主存指令的执行过程如下图直接访主存指令的执行过程如下图

14、26取指令取指令PC+1PC指令译码指令译码送操作数地址送操作数地址取操作数取操作数取指译码取指译码指令执行指令执行执行指令执行指令取下一条取下一条指令指令 第第1个机器周期个机器周期 第第2个机器周期个机器周期 第第3个机器周期个机器周期27地址地址 指令或数据指令或数据020 250 000 ; CLA021 030 030 ; ADD022 021 031 ; STA023 140 021 ; JMP024 000 000 ; HLT状态寄存器状态寄存器000 000022250 000250 000指令译码器指令译码器操作控制器操作控制器时序发生器时序发生器主存储器主存储器数据总线数据

15、总线地址总线地址总线CPU微指令微指令时钟时钟状态反馈状态反馈ALU程序计数器程序计数器地址寄存器地址寄存器缓冲寄存器缓冲寄存器指令寄存器指令寄存器累加器累加器送操作数地址的数据通路送操作数地址的数据通路021030+128地址地址 指令或数据指令或数据020 250 000 ; CLA021 030 030 ; ADD022 021 031 ; STA023 140 021 ; JMP024 000 000 ; HLT状态寄存器状态寄存器000 000022250 000250 000指令译码器指令译码器操作控制器操作控制器时序发生器时序发生器主存储器主存储器CPU微指令微指令时钟时钟状态反

16、馈状态反馈ALU程序计数器程序计数器地址寄存器地址寄存器缓冲寄存器缓冲寄存器指令寄存器指令寄存器累加器累加器021030+1地址地址 指令或数据指令或数据024 000 000 030 000 006 031 000 040040 xxx xxx 状态寄存器状态寄存器022030ADD 030指令译码器指令译码器操作控制器操作控制器时序发生器时序发生器主存储器主存储器数据总线数据总线地址总线地址总线CPU微指令微指令时钟时钟状态反馈状态反馈ALU程序计数器程序计数器地址寄存器地址寄存器缓冲寄存器缓冲寄存器指令寄存器指令寄存器030030 000 006000 006000 000000 006

17、取操作数和指令执行取操作数和指令执行29间接访问主存指令间接访问主存指令(STAI 31)l第第3条为条为STAI 31指令，是一条间接访问主指令，是一条间接访问主存的指令存的指令l由由4个机器周期组成。个机器周期组成。l取指、译码取指、译码l送地址指针送地址指针l取操作数地址取操作数地址l存储结果存储结果30取指取指PC+1PC指令译码指令译码送地址指针送地址指针取出取出地址地址取指译码取指译码指令执行指令执行执行指令执行指令第第1个机器周期个机器周期 第第2个机器周期个机器周期 第第3机器周期机器周期 第第4个机器周期个机器周期取操作数取操作数取下取下一条一条指令指令31送地址指针送地址指

18、针地址地址 指令或数据指令或数据024 000 000 030 000 006 031 000 040040 xxx xxx 状态寄存器状态寄存器000 006STI 031指令译码器指令译码器操作控制器操作控制器时序发生器时序发生器主存储器主存储器数据总线数据总线地址总线地址总线CPU微指令微指令时钟时钟状态反馈状态反馈ALU程序计数器程序计数器地址寄存器地址寄存器缓冲寄存器缓冲寄存器指令寄存器指令寄存器031 +1023 取操作数地址取操作数地址000 040 存储结果存储结果000 006 040 至此：至此：STAI 031指令结束指令结束32程序控制指令（程序控制指令（JMP 21）

19、l无条件转移指令无条件转移指令l无条件把无条件把PC的值修改为的值修改为021lJMP可以是直接寻址，也可以是间接寻址。可以是直接寻址，也可以是间接寻址。l如下图所示：如下图所示：33取指取指 PC+1PC 指令译码指令译码 送转移地址送转移地址 取下一条指令取下一条指令 取指译码取指译码 指令执行指令执行第第1个机器周期个机器周期 第第2个机器周期个机器周期 34地址地址 指令或数据指令或数据020 250 000 ; CLA021 030 030 ; ADD022 021 031 ; STA023 140 021 ; JMP024 000 000 ; HLT状态寄存器状态寄存器023指令译

20、码器指令译码器操作控制器操作控制器时序发生器时序发生器主存储器主存储器数据总线数据总线地址总线地址总线CPU微指令微指令时钟时钟状态反馈状态反馈ALU程序计数器程序计数器地址寄存器地址寄存器缓冲寄存器缓冲寄存器指令寄存器指令寄存器累加器累加器023+1024第一个机器周期结束第一个机器周期结束第二个机器周期结束第二个机器周期结束140 021 ; JMP35指令周期流程图指令周期流程图PCARABUSDBUSDRIR， PC+1 译码 0AC IRAR IRAR （AR）AR IRPCPCAR RDCLA ADD STAI JMP开始ARABUSDBUSDRDRALUALUAC RDWE取指周

21、期ARABUSACDRDRDBUS 公操作：表示一条指令已经执行完毕，公操作：表示一条指令已经执行完毕，CPU所开始进行的一所开始进行的一些操作，主要是些操作，主要是CPU对外设请求的处理，若没有外设请求，对外设请求的处理，若没有外设请求，转入转入“取指令操作取指令操作”。36操作控制器数据通路数据通路寄存器之间传送信息的寄存器之间传送信息的通路通路操作控制器操作控制器在寄存器之间建立数据在寄存器之间建立数据通路通路 硬布线控制器硬布线控制器 微程序控制器微程序控制器 可编程逻辑阵列可编程逻辑阵列376.3 时序部件时序部件l节拍电位发生器节拍电位发生器计算机中最基本的信号。代码传送、运算计算

22、机中最基本的信号。代码传送、运算l节拍脉冲发生器节拍脉冲发生器代码选通，是额外的信号代码选通，是额外的信号一般是节拍做准备，脉冲来工作。一般是节拍做准备，脉冲来工作。l脉冲源脉冲源 脉冲源：脉冲源：机器主频，产生一定频率的脉冲机器主频，产生一定频率的脉冲信号作为整个机器的时钟脉冲，是机器周期和信号作为整个机器的时钟脉冲，是机器周期和工作脉冲的基准信号。工作脉冲的基准信号。6.4 微操作控制器微操作控制器控制器和运算器一起组成了控制器和运算器一起组成了CPU，即中央处，即中央处理器，控制器是整台计算机的指挥系统。指挥理器，控制器是整台计算机的指挥系统。指挥和控制全机的各个部分，使他们有条不紊的工

23、和控制全机的各个部分，使他们有条不紊的工作。作。本节内容对建立计算机的整机概念十分重要。本节内容对建立计算机的整机概念十分重要。39 控制器的功能控制器的功能l计算机对信息进行处理计算机对信息进行处理(或计算或计算)是通过程序是通过程序的执行而实现的，程序是完成某个确定算法的执行而实现的，程序是完成某个确定算法的指令序列，要预先存放在存储器中。控制的指令序列，要预先存放在存储器中。控制器的作用是控制程序的执行，它必须具有以器的作用是控制程序的执行，它必须具有以下基本功能：下基本功能：l1. 取指令取指令l程序执行前，把其首地址送程序执行前，把其首地址送PC，根据，根据PC的值，到内存中的值，到

24、内存中去取出指令放到去取出指令放到IR中，同时，中，同时，PC+1PC，或转移地址，或转移地址 PC，这样自动形成后继指令的地址，取指过程完成。，这样自动形成后继指令的地址，取指过程完成。 402. 分析指令分析指令l指令在指令在IR中进行分析，对操作码部分译码后，中进行分析，对操作码部分译码后，送至微操作序列形成部件，形成指令所对应送至微操作序列形成部件，形成指令所对应的一系列微操作，地址码部分送至地址形成的一系列微操作，地址码部分送至地址形成部件，形成操作数的有效地址。部件，形成操作数的有效地址。3. 执行指令执行指令l从有效地址中取出操作数，并按操作性质完从有效地址中取出操作数，并按操作

25、性质完成指令代表的各种操作。成指令代表的各种操作。l计算机不断重复，顺序的执行上述三种基本计算机不断重复，顺序的执行上述三种基本操作，直至遇到停机指令或外来干预为止。操作，直至遇到停机指令或外来干预为止。图图6.3 控制器基本组成框图控制器基本组成框图 42l微指令微指令 l在机器的一个在机器的一个CPU周期中，一组实现一定操作功能的周期中，一组实现一定操作功能的微命令的组合，构成一条微指令。微命令的组合，构成一条微指令。 l微命令微命令 l控制部件通过控制线向执行部件发出各种控制命令控制部件通过控制线向执行部件发出各种控制命令 l微操作微操作 l执行部件接受微命令后所进行的操作执行部件接受微

26、命令后所进行的操作 l微程序微程序 l一条机器指令的功能是用许多条微指令组成的序列来一条机器指令的功能是用许多条微指令组成的序列来实现的，这个微指令序列通常叫做微程序实现的，这个微指令序列通常叫做微程序 保存在只读存储器内的专用程序代替逻辑控制保存在只读存储器内的专用程序代替逻辑控制电路，以微程序形式保存控制信号电路，以微程序形式保存控制信号43微指令与微程序l程序程序 = 一系列的机器指令一系列的机器指令l机器指令机器指令 = 受控的数据通路和操作时序受控的数据通路和操作时序l微命令微命令 = 控制部件向执行部件发出的控制命控制部件向执行部件发出的控制命令令l微操作微操作 = 执行部件接受命

27、令后进行的操作执行部件接受命令后进行的操作微程序控制的基本思想：微程序控制的基本思想：把操作控制信号编成所把操作控制信号编成所谓的微指令，存放于只读存储器中。当机器运行谓的微指令，存放于只读存储器中。当机器运行时读出微指令，产生各种操作控制信号，使相应时读出微指令，产生各种操作控制信号，使相应部件执行规定的操作。部件执行规定的操作。44微指令与微程序l微指令：微指令：一个一个CPU周期中，一组实现一定操作周期中，一组实现一定操作功能的微命令的组合。功能的微命令的组合。l微程序：微程序：一条机器指令的功能是用多条微指令一条机器指令的功能是用多条微指令组成的序列实现的，这个序列称为微程序。组成的序

28、列实现的，这个序列称为微程序。微程序控制器：微程序控制器：以保存在只读存储器内的专用程以保存在只读存储器内的专用程序代替逻辑控制电路，这种只读存储器被称为控序代替逻辑控制电路，这种只读存储器被称为控制存储器，它以微程序形式保存控制信号。这种制存储器，它以微程序形式保存控制信号。这种控制器称为微程序控制器。控制器称为微程序控制器。45微指令与微程序l微指令l实例：输出换行、回车字符M_CRLF MACROMOV DL，0AHMOV AH，02HINT21HMOVDL，0DHINT21HADDAH，DLENDMIRARAR ABUSDBUS DR46微指令与微程序47微指令基本格式微指令基本格式。

29、 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 LDR1 LDR3 R1Y R2Y R3Y M RD LDIR PC+1 LDR2 R1X R2X DRX + LDDR LDAR P1 P2 直接地址直接地址操作控制操作控制顺序控制顺序控制1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 用来发出管理和指挥全机工作的控制信号用来发出管理和指挥全机工作的控制信号决定产生下一条决定产生下一条微指令的地址微指令的地址48微指令与微程序存放实现指令存放实现指令系统的微程序系统的微程序为只读型

30、为只读型决定要访问的下一条微指令的地址决定要访问的下一条微指令的地址保存一条微指保存一条微指令的操作控制令的操作控制字段和判别测字段和判别测试字段的信息试字段的信息微地址：微指令由控制存储器读出后直接给出下一条微指令的地址。微地址：微指令由控制存储器读出后直接给出下一条微指令的地址。地址转移逻辑地址转移逻辑微程序举例：见教材微程序举例：见教材18949微指令与微程序l机器指令与微指令的关系机器指令与微指令的关系l一条机器指令对应一个微程序，后者由若干条微指一条机器指令对应一个微程序，后者由若干条微指令序列组成。换言之，一条机器指令的操作被划分令序列组成。换言之，一条机器指令的操作被划分为若干微

31、指令完成。为若干微指令完成。l指令与主存相关，微指令与控制存储器相关。指令与主存相关，微指令与控制存储器相关。l指令对应指令周期，微指令对应机器周期（指令对应指令周期，微指令对应机器周期（CPU周周期）期）50微指令格式分类微指令格式分类 有两种类型：有两种类型： （1）水平型微指令）水平型微指令 指一次能定义并执行多个并行操作控制信号的微指令，指一次能定义并执行多个并行操作控制信号的微指令，是一种速度最快的微指令格式。前面所介绍的直接表示法、编码是一种速度最快的微指令格式。前面所介绍的直接表示法、编码表示法和混合表示法三种编码方式的微指令都属于水平型微指令。表示法和混合表示法三种编码方式的微

32、指令都属于水平型微指令。 （2） 垂直型微指令垂直型微指令 指采用类似机器指令结构的微指令，一条垂直型微指令中只指采用类似机器指令结构的微指令，一条垂直型微指令中只有有12个微操作命令，控制个微操作命令，控制12种微操作，这种微指令不强调并种微操作，这种微指令不强调并行控制功能。行控制功能。 垂直型微指令设置有微操作码字段，由微操作码规定微指令垂直型微指令设置有微操作码字段，由微操作码规定微指令的功能。一种的功能。一种16位的垂直型微指令的结构如下：位的垂直型微指令的结构如下：水平型微指令与垂直型微指令的比较水平型微指令与垂直型微指令的比较(1) 水平型微指令并行操作能力强，效率高，水平型微指

33、令并行操作能力强，效率高，灵活性强，垂直型微指令则差。灵活性强，垂直型微指令则差。(2) 水平型微指令执行一条指令的时间短，垂水平型微指令执行一条指令的时间短，垂直型微指令执行时间长。直型微指令执行时间长。(3) 由水平型微指令解释指令的微程序，具有由水平型微指令解释指令的微程序，具有微指令字比较长，但微程序短的特点。垂直型微指令字比较长，但微程序短的特点。垂直型微指令则相反，微指令字比较短而微程序长。微指令则相反，微指令字比较短而微程序长。(4) 水平型微指令用户难以掌握，而垂直型微水平型微指令用户难以掌握，而垂直型微指令与指令比较相似，相对来说，比较容易掌指令与指令比较相似，相对来说，比较

34、容易掌握。握。 52 1、 冯冯诺依曼型计算机结构诺依曼型计算机结构 1946年，冯年，冯诺依曼提出存储程序的概念和一个完整诺依曼提出存储程序的概念和一个完整的现代计算机的雏型，该结构以运算器为中心，由运算器、的现代计算机的雏型，该结构以运算器为中心，由运算器、控制器、存储器、输入设备和输出设备组成，指令与数据存控制器、存储器、输入设备和输出设备组成，指令与数据存放在存储器中，所有的输入放在存储器中，所有的输入/输出活动都必需经过运算器，如输出活动都必需经过运算器，如图所示。图所示。中央处理器中流水线技术的基本概念中央处理器中流水线技术的基本概念并行性的概念并行性的概念53 并行性并行性是指在

35、同一时刻或同一时间间隔内完成两种或两种以上是指在同一时刻或同一时间间隔内完成两种或两种以上性质相同或不同的工作。性质相同或不同的工作。 在时间上相互重叠，均存在并行性。在时间上相互重叠，均存在并行性。 n位串行进位的并行加法器存在位串行进位的并行加法器存在“并发性并发性” ； 读写由读写由8片存储芯片（如片存储芯片（如2164）组成）组成8位存储器，存在位存储器，存在“同时同时性性”； 2、并行性定义、并行性定义并行性并行性同时性同时性 两个或多个事件在同一时刻发生两个或多个事件在同一时刻发生 并发性并发性 两个或多个事件在同一时间间隔内发生两个或多个事件在同一时间间隔内发生 3、 并行性的等

36、级并行性的等级 从程序执行的角度可划分为从程序执行的角度可划分为4个级别：个级别：54指令内部级指令内部级 指令内部微操作之间的并行指令内部微操作之间的并行 指令级指令级 并行执行两条或多条指令并行执行两条或多条指令 任务级或过程级任务级或过程级 并行执行多个过程或任务（程序段）并行执行多个过程或任务（程序段）作业级或程序级作业级或程序级 在多个作业或程序间的并行在多个作业或程序间的并行 从数据处理的角度可分为从数据处理的角度可分为4个级别：个级别：字串位串字串位串 同时只对一个字的一位进行逐位处理，最基本的串行同时只对一个字的一位进行逐位处理，最基本的串行 处理处理字串位并字串位并 同时对一个字的所有位进行处理，但字与字之间串行同时对一个字的所有位进行处理，但字与字之间串行 处理处理 字并位串字并位串 同时对多个字的同一位进行处理同时对多个字的同一位进行处理 字并位并字并位并 同时对多个字的所有位或部分位进行处理同时对多个字的所有位或部分位进行处理 55 （1）时间重叠）时间重叠 时间重叠时间重叠 ：指多个处理过程在时间上相互错开，轮流重叠地：指多个处理过程在时间上相互错开，轮流重叠地 使用同一套硬件设备的各