组合基础及门电路.

1、第二章第二章 组合逻辑电路基础组合逻辑电路基础本章主要内容本章主要内容v 组合逻辑电路的概念组合逻辑电路的概念v 逻辑门电路逻辑门电路v 常用组合逻辑模块（常用组合逻辑模块（MSIMSI）v 组合型可编程逻辑器件组合型可编程逻辑器件v 组合逻辑电路的分析和设计组合逻辑电路的分析和设计v 组合逻辑电路的组合逻辑电路的VHDLVHDL描述描述v 组合逻辑电路中的竞争和冒险组合逻辑电路中的竞争和冒险22.1 2.1 组合逻辑电路的概念组合逻辑电路的概念v概念：概念： 电路任意时刻的输出电路任意时刻的输出只取决于只取决于该时刻的输该时刻的输入入，而与电路原来的，而与电路原来的状态无关。简称组合状态无关

2、。简称组合电路。电路。v结构特点：结构特点：u不包含存储信号的记忆不包含存储信号的记忆元件元件u输出信号与输入信号之输出信号与输入信号之间无反馈间无反馈3一、组合逻辑电路及其特点一、组合逻辑电路及其特点 功能特点：功能特点：不具有记忆功能，没有时钟的参与，输出延时小，但延时具有不确定性。2.1 2.1 组合逻辑电路的概念组合逻辑电路的概念组合组合逻辑逻辑电路电路 x1x2xnY1Y2Ym输入输入输出输出二、组合电路逻辑功能的表示方法二、组合电路逻辑功能的表示方法Yj=fj(x1, x2, xn)j=1 2, ,m逻辑表达式：逻辑表达式：其它描述方式：其它描述方式：真值表；逻辑图；卡诺图；真值表

3、；逻辑图；卡诺图；2.1 2.1 组合逻辑电路的概念组合逻辑电路的概念三、组合电路的分类三、组合电路的分类l按输出端个数划分：单输出与多输出；按输出端个数划分：单输出与多输出；l按逻辑功能划分按逻辑功能划分l按元器件类型划分按元器件类型划分组合电路基本单元组合电路基本单元门电路门电路l按元器件集成度划分按元器件集成度划分 编码器、译码器、加法器、比较器 数据选择器、只读存储器等 开关元件：CMOS、TTL集成度：SSI、MSI、LSI、VLSI62.2 2.2 逻辑门电路逻辑门电路逻辑逻辑门电路门电路：实现基本逻辑运算和复合逻辑运算实现基本逻辑运算和复合逻辑运算 的单元电路，简称的单元电路，简

4、称“门门”。集成电路集成电路：将这些门电路做在一块硅片上，然后将这些门电路做在一块硅片上，然后 封装成一个元件，称为集成电路芯片，封装成一个元件，称为集成电路芯片， 简称简称“ICIC”。 门电路的分类门电路的分类二极管门电路二极管门电路三极管门电路三极管门电路分立门电路分立门电路TTL电路电路CMOS电路电路集成门电路集成门电路工作速度快、负载能力强，功工作速度快、负载能力强，功耗大，集成度低耗大，集成度低结构简单、负载能力较弱，功结构简单、负载能力较弱，功耗低，集成度高耗低，集成度高7p 获得高、低电平的基本原理2.2 2.2 逻辑门电路逻辑门电路8p 逻辑门的基本原理2.2 2.2 逻辑

5、门电路逻辑门电路F=AB例例1AB+5VRD1D2F例例2AB0VRD1D2FABFABFF=A+B 稳态特性稳态特性截止状态截止状态Ib 0等效电路：等效电路：截止条件截止条件:特征：特征：Ic 0（be、bc结均反偏）结均反偏）Uo = Uce Ecc、e间相当于开关断开间相当于开关断开RbceUoUi+Ecbce2.2.1 TTL2.2.1 TTL逻辑门电路逻辑门电路TTL：晶体管-晶体管逻辑（Transistor-Transistor Logic）饱和状态饱和状态饱和条件饱和条件:Ib Ibs特征：特征：Ube = 0.7VUo =Uces 0.3V等效电路：等效电路：c、e间相当于开

6、关合上间相当于开关合上（be、bc结均正偏）结均正偏） Ibs = EC RC ) (bce2.2.1 TTL2.2.1 TTL逻辑门电路逻辑门电路一、典型的一、典型的TTL 与非门与非门FACB4K+UCC（+5V）R2R3R4DT4T3T2T1R11K1.6K130输入级输入级输出级输出级中间级中间级推拉式结构（图腾柱）12当输入端全为高电平时，输出是低电平；当输入端全为高电平时，输出是低电平；当输入端中至少有一个为低电平时，输出是高当输入端中至少有一个为低电平时，输出是高电平。电路满足电平。电路满足“与非与非”关系，称为与非门。关系，称为与非门。即即 F=ABC一、典型的一、典型的TTL

7、 与非门与非门二、集电极开路门二、集电极开路门（OC门）门）FACB4K+UCC（+5V）R2R3R4DT4T3T2T1R11K1.6K13014FACB+UCC（+5V）R2R3RpT3T2T1R1Ep二、集电极开路二、集电极开路门门（OC门）门）15F=F1F2=ABCD=AB+CD二、集电极开路二、集电极开路门（门（OC门）门）线与注意只有OC、OD门能够“线与”16三、三态门电路（三、三态门电路（TS门）门）三态门（三态门（TriStateTriState Gate Gate）电路是数字系统中广泛应）电路是数字系统中广泛应用的一种特殊门电路，它有三种输出状态：用的一种特殊门电路，它有三

8、种输出状态：高电平、高电平、低电平、高阻状态低电平、高阻状态。前两者为工作态，后者为禁止态。前两者为工作态，后者为禁止态。应注意这里的禁止态，它不是一个逻辑值或逻辑应注意这里的禁止态，它不是一个逻辑值或逻辑状态。在这一状态下表明这个状态。在这一状态下表明这个门电路与其它电路门电路与其它电路无关无关，是逻辑上无关但电路上仍相接。，是逻辑上无关但电路上仍相接。AEc(5V)R1R2R3R4R5T1T2T3T4T5F3K7503603K100GPQ 输出有三个状态：输出有三个状态： 高电平，低电平，高阻悬浮或隔离。高电平，低电平，高阻悬浮或隔离。 高阻高阻高阻高阻G A F0011010110三、三

9、态门电路（三、三态门电路（TS门）门）18三、三态门电路（三、三态门电路（TS门）门）控制端低电平有效控制端低电平有效19三、三态门电路（三、三态门电路（TS门）门）三态门实现总线结构三态门实现数据双向传输202.2.2 CMOS2.2.2 CMOS逻辑门电路逻辑门电路CMOS：互补型金属氧化物半导体（Complementary-Metal-Oxide-Semiconductor）gsthVV导通，否则截止sgthVV导通，否则截止s (Source)：源极：源极g (Gate)：栅极：栅极d (Drain)：漏极：漏极B (Substrate):衬底衬底21UiU0G2G1T1T2S1UDD

10、S2B1B2D2D1电路实现了非逻辑功能。电路实现了非逻辑功能。一、一、CMOS反相器反相器22ABFT1T2T3T4UDD当输入端当输入端A、B均为高均为高电平时，电平时，T1、T2导通，导通， T3、T4截止，输出端截止，输出端F=0低电平；低电平；当输入端当输入端A、B中至少中至少有一低电平时，有一低电平时，T1、T2中至中至少有截止，少有截止， T3、T4中至少有中至少有导通，输出端导通，输出端F=1高电平。高电平。电路实现电路实现与非与非逻辑功能。逻辑功能。二、二、CMOS与非门与非门23ABFT2T4T1T3UDD当输入端当输入端A、B均为低均为低电平时，电平时，T1、T2截止，截

11、止， T3、T4导通，输出端导通，输出端F=1高电平；高电平；当输入端当输入端A、B中至少中至少有一高电平时，有一高电平时，T1、T2中中至少有导通，至少有导通， T3、T4中至中至少有截止，输出端少有截止，输出端F=0高电高电平。电路实现平。电路实现或非或非逻辑功能。逻辑功能。三、三、CMOS或非门或非门24F=F1F2=ABCD=AB+CD三、漏极开路输出门电路（三、漏极开路输出门电路（OD门）门）25四、四、三态门电路（三态门电路（TS门）门）控制端低电平有效控制端低电平有效26四、四、三态门电路（三态门电路（TS门）门）三态门实现总线结构三态门实现数据双向传输27四、四、CMOS传输门

12、传输门(双向模拟开关双向模拟开关) 电路电路逻辑符号逻辑符号I / Oo/ IC等效电路等效电路vI /vO vO /vI CC TGTP vI /vO TNvO /vIC C VDD C=0,断开，C=VDD，闭合28TTL电路电路CMOS电路电路集成门电路集成门电路工作速度快、负载能力工作速度快、负载能力强，功耗大，集成度低强，功耗大，集成度低结构简单、负载能力较结构简单、负载能力较弱，功耗低，集成度高弱，功耗低，集成度高TTL电路和CMOS电路的特点输出高电平输出高电平UOH与非门处于关态时的输出电压，与非门处于关态时的输出电压， UOH3V输出低电平输出低电平UOL与非门处于开态时的输

13、出电压，与非门处于开态时的输出电压，UOL0.35V输入高电平输入高电平UIH保证输出为低电平时所允许的最小输入高电平，通常为保证输出为低电平时所允许的最小输入高电平，通常为UIH(min) 1.8V。UIH(min) , ,门电路抗输入高电平下降的能力门电路抗输入高电平下降的能力 2.2.3 集成逻辑门的性能参数一、逻辑电平和噪声容限输入低电平输入低电平UIL保证输出为高电平时所允许的最大输入低电平，保证输出为高电平时所允许的最大输入低电平，通常为通常为UIL(max) 0.8V。UIL ,门电路抗输入低电平上升的能力门电路抗输入低电平上升的能力 2.2.3 集成逻辑门的性能参数一、逻辑电平

14、和噪声容限噪声容限噪声容限 指在不出现逻辑错误的情况下，电路所允指在不出现逻辑错误的情况下，电路所允许的最大干扰。通常认为许的最大干扰。通常认为UIL(max)越大越大UIH(min)越小噪声容限就越大抗干扰能力就越小噪声容限就越大抗干扰能力就越强。越强。312.2.3 集成逻辑门的性能参数二、负载能力逻辑门电流的负载能力通常用其输出电流的大小来表示。高电平输出电流低电平输入电流扇出系数： 输出端可以同时驱动同类门的个数(min)(min)(max)(max)(max)(max)(max)(max)OHIHOLILOHIHOLILUUUUInIIm I门电路之间的连接条件驱动门必须能为负载门提

15、供合乎标准的高低电平和满足的驱动电流322.2.3 集成逻辑门的性能参数三、功耗四、速度逻辑门电路的功耗是指逻辑电路小孩的电源功率。逻辑门电路的功耗是指逻辑电路小孩的电源功率。空载功耗静态功耗动态功耗33其他类型的双极型数字集成电路：DTL：输入为二极管门电路，速度低，已经不用HTL：电源电压高，Vth高，抗干扰性好，已被 CMOS替代ECL：非饱和逻辑，速度快，用于高速系统I2L：属饱和逻辑，电路简单，用于LSI内部电路342.2.4 小规模集成逻辑门器件TTL逻辑门的系列按照工作范围分为：54（军用）和74（民用）两大系列。TTL TTL 集成电路广泛应用于集成电路广泛应用于MSIMSI、

16、LSILSI。民用的民用的7474系列：系列： 74 XX，标准，标准TTL74S XX，肖特基，肖特基TTL74LS XX，低功耗肖特基，低功耗肖特基TTL74AS XX，先进肖特基，先进肖特基TTL74ALS XX，先进低功耗肖特基，先进低功耗肖特基TTL351142345678913121110UCC地地74004两输入与非门两输入与非门常用TTL集成逻辑门器件芯片管脚指示361142345678913121110UCC地地74202四输入与非门四输入与非门1142345678913121110UCC地地74046非门非门1142345678913121110UCC地地74024两输入或

17、非门两输入或非门+114234568913121110UCC地地74864两输入异或门两输入异或门 常用TTL集成逻辑门器件37自学P52二、具有三态输出特性的逻辑门器件三、具有schmitt触发输入特性的逻辑门器件四、小逻辑器件392.3 常用MSI组合逻辑电路模块v 加法器加法器v 比较器比较器v 编码器编码器v 译码器译码器v 数据选择器数据选择器v 数据分配器数据分配器v 总线缓冲器总线缓冲器v 模拟开关模拟开关 2.3.1 加法器加法器一、半加器（不考虑低位进位输入的加法）一、半加器（不考虑低位进位输入的加法）逻辑函数表达式、真值表和电路符号如下：逻辑函数表达式、真值表和电路符号如下

18、：ABSCHABABABASABC A B S C 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1真值表真值表一、一、1位二进制数的加法电路位二进制数的加法电路 2.3.1 加法器加法器二、全加器二、全加器两个二进制数相加，就某一位而言，实际上是三个两个二进制数相加，就某一位而言，实际上是三个数在相加，即被加数、加数和低位来的进位。相加的结果数在相加，即被加数、加数和低位来的进位。相加的结果是一个本位和数和一个向高位的进位。完成这样功能的逻是一个本位和数和一个向高位的进位。完成这样功能的逻辑电路称为辑电路称为全加器全加器。设：设：An：被加数，：被加数，Bn：加数，：加数，Cn：低位来的进位，：低位来的进位，Sn：本位和数，：本位和数，Cn+1：向高位的进位。：向高位的进位。 2.3.1 加法器加法器全加器的真值表、卡诺图全加器的真值表、卡诺图An Bn Cn Sn