第三章原理图设计进阶_第1页
第三章原理图设计进阶_第2页
第三章原理图设计进阶_第3页
第三章原理图设计进阶_第4页
第三章原理图设计进阶_第5页
已阅读5页,还剩54页未读, 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、第三章 原理图设计进阶层次原理图的设计层次原理图的设计创建元件库与制作元件创建元件库与制作元件电气规则检查电气规则检查生成报表生成报表原理图输出原理图输出3.13.1层次原理图的设计 一个大的项目,一般是由多个原理图组成。Protel 99 SE提供的项目设计工作组环境,使得项目主管可以把一个大项目分成若干功能模块,由各个工作组成员来设计各个功能模块。 层次原理图设计就是把整个设计项目分成若干原理图表达,是一种模块化的电路图设计方法模块化的电路图设计方法,可以将庞大的电路层次化、模块化,以提高设计的效率。 为了达到这一目的,必须建立一些特殊的图形符号图形符号、概念概念来表示各张原理图之间的连接

2、关系。 3.1.13.1.1层次原理图的设计方法层次原理图的设计方法1、自上而下的层次原理图设计方法自上而下的层次原理图设计方法2、自下而上的层次原理图设计方法3、重复性层次图的设计方法注意与程序设计不同之处!u重复性层次图的设计方法MAIN.SCHA.SCHB.SCHB.SCHA.SCHB.SCHB.SCHA.SCHB.SCHB.SCH要让层次原理图具有实用价值,必须把重复使用的原理图复制成副本,由系统自动编号。MAIN.SCHA1.SCHB1.SCHB2.SCHA2.SCHB3.SCHB4.SCHA3.SCHB5.SCHB6.SCH重复性层次的自动编号系统自动编号结果:3.1.2层次原理图

3、的设计方法层次原理图的设计方法-自上而下的设计自上而下的设计 用自上而下的方法设计时,首先要建立一张总图(Master Schematic)。扩展名*.prj层次原理总图的设计过程:层次原理总图的设计过程: 1.放置方块电路图2.对方块电路图属性进行设置3.放置方块电路图端口4. 完成方块电路图之间的连线 1、放置方块电路图、放置方块电路图执行菜单命令PlaceSheetSymbol或点击Wiring Tools的 图标,可以在绘图工作区放置方块电路图。课堂演示课堂演示2.对方块电路图属性进行设置3.放置方块电路图端口执行菜单命令PlaceSheetEntry或点击Wiring Tools的

4、图标,可以在方块电路图放置I/O端口。4. 完成方块电路图之间的连线将电气关系上具有相连关系的端口用导线或总线连接起来,就完成了层次原理总图的绘制。完成层次原理总图的设计之后,继续为每个方块电路完成层次原理总图的设计之后,继续为每个方块电路图绘制电路原理图,完成每个子模块的设计。图绘制电路原理图,完成每个子模块的设计。-逐步求逐步求精阶段。精阶段。见例子见例子Z80 Microprocessor.ddb3.1.3 由方块电路图由方块电路图对应的电路原理图对应的电路原理图 采用自上而下的设计方法时,先建立方块电路,再制作对应的原理图文件。 制作对应的原理图文件时,I/O端口符号必须与方块电路的I

5、/O端口相对应。 执行菜单命令DesignCreat Sheet From Symbol,点击对应的方块电路,可以产生一个新的原理图文件,自动布置好对应的I/O端口。课堂演示课堂演示3.1.4 不同层次电路之间的切换不同层次电路之间的切换 点击主工具栏图标 ,可以实现不同层次电路之间的切换。上层切换到下层:点击方块电路图下层切换到上层:点击原理图上的某个端口课堂演示课堂演示3.23.2创建元件库与制作元件3.2.1 元件库编辑器File New Schematic Library Document 1、启动元件库编辑器2、元件库编辑器界面出现,在编辑区出现一个十字坐标轴,一般在第四象限进行元件

6、的编辑工作。 课堂演示课堂演示3.2.2 绘制元件绘制元件的外形绘制元件的引脚设置引脚属性添加必要的文字注释绘制隐藏引脚保存绘制好的元件设置元件描述课堂演示:p98-3-45点击 绘制原件的外形,点击 绘制原件的引脚。绘制外形时,以十字坐标的交点作为基准点(坐标X:0;Y:0),作为元件外形的 左上角。绘制引脚时,引脚方向可以按空格调整,注意引脚的 外侧与内侧。设置引脚属性课堂演示:p99-3-47添加必要的文字注释课堂演示:添加PR、CLR引脚名的标注。P100-3-49绘制隐藏引脚课堂演示:绘制。P100-3-49问题:隐藏引脚的电气连接?问题:隐藏引脚的电气连接?保存绘制好的元件Tool

7、sRename Component设置元件描述课堂练习:绘制数码显示管p40-2-523.2.3 元件管理器打开一个元件库*.LIB,点击Browse SchLib可以打开元件管理器。Components区域选择、查找、取用元件课堂演示Group区域元件集管理元件集:具有共用元件符号的元件的集合使用元件集,可以节省元件库空间Update Schematics:将在元件编辑器中对该元件所做的修改更新到原理图中。课堂演示:Z80 Microprocessor.ddb元件1489原理图Serial Interface.sch3.2.4 产生元件报表元件表打开元件库,选择元件,选择Reports-Co

8、mponent元件库表打开元件库,选择Reports Library元件规则检查表打开元件库,选择Component Rule CheckComponent Name : 1488Part Count : 4Component Group : 1488Part : 1 Pins - (Normal Representation) : 5 -V 1 Power 0 2 Input 0 3 OpenCollector +V 14 Power Hidden Pins : GND 7 Power Pins - (De-Morgan Representation) : 0 Hidden Pins : P

9、ins - (IEEE Representation) : 0 Hidden Pins : Part : 2元件表元件表Reports-Component元件库表元件库表Reports LibraryCSV text has been written to file : Z80 Processor Schematic Library.csvLibrary Component Count : 23Name Description-DEMO.S02_6264_3 DEMO.S02_2764_6 DEMO.S02_Z80ASIO0_4 1488 1489 CONNECTOR DB9 R RESIST

10、OR CAP NPCAPACITOR NON-POL SN74LS04 Hex InvertersSN7404 Hex InvertersSN74S04 Hex InvertersCRYSTAL 元件规则检查表元件规则检查表Component Rule Check打开待查电路图打开待查电路图执行执行Tools/ERC设置设置ERC对话框对话框 3.3 电气规则检查ERC(Electrical Rule Checker)ERC设置对话框Setup 选项卡Rules matrix 选项卡ERC Options选项区域 Options选项区域 Net Identifier Scope选项区域 ERC

11、 Options选项区域 Multiple net names on net:进行ERC检查时,如果同一个网络上放置了多个网络名称,将产生错误指示Unconnected net labels:进行ERC检查时,如果某个网络标号没有放置在任何网络上,将产生错误指示Unconnected power objects:进行ERC检查时,如果某个电源符号没有连接在任何网络上,将产生电源未连接的错误指示Duplicate sheet numbers:进行ERC检查时,如果整个检查范围内有重复的绘图页号码,检查时将指示出这种错误问题:何谓网络?问题:何谓网络?ERC Options选项区域Duplicat

12、e component designators:进行ERC检查时,如果在整个检查范围内,有重复的元件编号,将出现错误指示Bus label format errors:进行ERC检查时,如果出现了总线标号格式错误,将指示出错误Floating input pins:进行ERC检查时,如果有输入特性的引脚是悬空的,将产生错误指示Suppress warnings:如果本选项有效,则在进行ERC检查时,将不产生不产生告警性(Warning)的问题输出Options选项区域 Create report file:在完成ERC检查后,是否将检查结果生成文档形式。文档扩展名为ERCAdd error m

13、arkers:在完成ERC检查后,是否在出现错误的地方加上错误标志。错误标志为红色的符号 Descend into sheet parts:如果电路使用了绘图页元件,在进行ERC检查时,是否要将检查深入到绘图页元件内部。绘图页元件的例子:绘图页元件的例子:4 Port Serial Interface.ddb ISA Bus and Address Decoding.sch元件元件P22V10设置设置ERC的检查范围的检查范围- Sheets to NetlistActive sheet:只对当前打开的电路图文件进行ERC检查Active project:对当前打开电路图的整个项目进行ERC检

14、查Active sheet plus sub sheets:对当前打开的电路图及其子电路图进行ERC检查设置网络标识符的工作范围设置网络标识符的工作范围-Net Identifier ScopeNet Labels and Ports Global:选中后,网络标号与I/O端口在整个项目都有效。Only Ports Global:选中后,只有I/O端口在整个项目有效,而网络标号的作用域仅限于同一张电路原理图。Sheet Symbol/Port Connections:本选项的功能是,方块图I/O端口(sheet entry)和电路图I/O端口(port)在整个项目都有效,它是标准的层次电路连接

15、方式。Rules matrix 选项卡规则矩阵Rules matrix 选项卡选项卡Legend选项区域选项区域 Legend标识区域标识区域 规则设置阵列规则设置阵列 Set Defaults按钮按钮 Legend标识区域标识区域No Report:表示正确的,用绿色小方格表示。在进行ERC检查时,会认为这种连接没有问题,不会给出任何错误或警告信息Error:表示错误的,用红色小方格表示。在进行ERC检查时,若发现这种连接将给出含有Error的错误信息Warning:表示告警的,用黄色小方格表示。在进行ERC检查时,若发现这种连接将给出含有Warning的警告信息规则设置阵列 项目项目意义意

16、义Input Pin输入引脚输入引脚IO Pin输入输入/输出引脚输出引脚Output Pin输出引脚输出引脚Open Collector Pin集电极开路引脚集电极开路引脚Passive Pin无源引脚无源引脚HiZ Pin 三态高阻引脚三态高阻引脚 Open Emitter Pin 射极开路引脚射极开路引脚 规则设置阵列项目项目意义意义Power Pin电源引脚电源引脚Input Port输入端口输入端口Output Port输出端口输出端口Bidirectional Port双向端口双向端口Unspecified Port没有指定方向的端口没有指定方向的端口Input Sheet Ent

17、ry输入型方块电路输入型方块电路I/O端口端口Output Sheet Entry输出型方块电路输出型方块电路I/O端口端口Bidirectional Sheet Entry双向型方块电路双向型方块电路I/O端口端口Unspecified Sheet Entry没有指定方向的方块电路出入口没有指定方向的方块电路出入口Unconnected没有连接没有连接错误标示系统将自动在电路图有错误的地方放置红色的系统将自动在电路图有错误的地方放置红色的错误指示错误指示 错误标示3.4 生成报表 网络表网络表元件列表元件列表 层次列表层次列表 交叉参考元件列表交叉参考元件列表元件引脚列表元件引脚列表网络比较

18、表网络比较表 原理图设计系统除了生成原理图之外,还可以把原理图转换为各种报表文件,存放原理图的各种信息存放原理图的各种信息。3.4.1 网络表网络表是印刷电路板与原理图的纽带,可以通网络表是印刷电路板与原理图的纽带,可以通过过电路原理图电路原理图和和印制电路板印制电路板获取网络表。获取网络表。步骤:步骤:打开原理图打开原理图执行菜单命令执行菜单命令Design/Create Netlist 填写网络表设置对话框填写网络表设置对话框 鼠标单击鼠标单击OK,系统即生成同名网络表,系统即生成同名网络表 网络表选项的设置 : Preference 选项卡网络表网络表格式格式网络标志符作用范围网络标志符

19、作用范围对哪些电路图生成网络表Append sheet numbers to local nets复选框:自动将原理图编号复选框:自动将原理图编号附加到网络名称上,可以识别网附加到网络名称上,可以识别网络在哪一张电路图上,使用这个络在哪一张电路图上,使用这个选项有利于跟踪错误。选项有利于跟踪错误。Descend into sheet parts复选框:复选框:如果电路中有电路图式元件,确如果电路中有电路图式元件,确定是否将生成网络表的处理深入定是否将生成网络表的处理深入到元件的电路图内部,将它也作到元件的电路图内部,将它也作为电路图一并处理,并生成网络为电路图一并处理,并生成网络表。表。Inc

20、lude un-named single pin nets复选框:确定是否将电路中没有复选框:确定是否将电路中没有命名的单个元件转换为网络。命名的单个元件转换为网络。设置完毕后设置完毕后,单击单击ok出现:出现:网络表格式 Protel网络表格式网络表格式 标准的标准的Protel网络表格式网络表格式由两部分组成,分别为:元件声明、连接网络定义由两部分组成,分别为:元件声明、连接网络定义Protel 2网络表格式网络表格式 扩展的扩展的Protel网络表格式网络表格式由三部分组成,分别为:元件声明、连接网络定义、由三部分组成,分别为:元件声明、连接网络定义、PCB布布线指示线指示 网络表格式实

21、例元件声明元件声明开始元件声明开始U1元件编号元件编号 DesignatorDIP14 元件封装形式元件封装形式 Footprint74LS00元件类型、注释等元件类型、注释等 part Type空行空行1保留保留空行空行2保留保留空行空行3保留保留元件声明结束元件声明结束网络表格式实例连接网络定义(网络开始标识网络开始标识D0网络名称,如果没有命名,系统自动产生网络名称,如果没有命名,系统自动产生U1-1网络第网络第1个点,个点,U1-1表示元件表示元件U1的引脚的引脚1U8-9网络第网络第2个点个点J1-1网络第网络第3个点个点)网络结束标识网络结束标识3.4.2 元件清单列表执行菜单命令执行菜单命令Report/Bill of Material 选择选择元件列表范围元件列表范围:Project/Sheet 设置生成的元件清单设置生成的元件清单包括元件的哪些信息包括元件的哪些信息。设置元件清单的设置元件清单的栏目标题栏目标题 设置设置BOM的的输出文件格式输出文件格式 系统生成系统生成BOM文件文件 BOM的输出文件 格式设置Protel Format复选框:选取此项,将生成复选框:选取此项,将生成Protel格式的格式的元件清单,扩展名为元件清单,扩展名为BOM。

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论