《数字电子技术》作业答案

1、单选题（10.0 分）1. 1.逻辑表达式(A+B)(A+C)可以等效为（   ）。A)  A：ABB)  B：A+BCC)  C：A+BD)  D：A+C纠错（10.0 分）2. 2函数Y=等价于（）。 AY=A·B·C        BY=··         CY=     

2、;    DY=A+A)  A：AB)  B：BC)  C：CD)  D：D纠错（10.0 分）3. 3.A)  A：AB)  B：BC)  C：CD)  D：D纠错（10.0 分）4. 4.逻辑函数F=AB+·的最简与或式为（   ）A.+           B.+

3、           C.+                     D.+ A)  A：AB)  B：BC)  C：CD)  D：D纠错（10.0 分）5. 5逻辑函数F=B+B+BDE的最简与或式为（

4、60;  ）   A.B+B         B.+B     C. A+C    D. A+CA)  A：AB)  B：BC)  C：CD)  D：D纠错（10.0 分）6. 6.逻辑函数F(A,B,C,D)=(0,2,9,13)，其约束条件为B+CD=0，则最简与或式为（   ）

5、60;  A.·+AB   B.·+BD    C.·+AD   D.·+BCA)  A：AB)  B：BC)  C：CD)  D：D纠错（10.0 分）7.  7.逻辑函数F=A+C的标准与或式为（   ）A)  A： (1,2,3,4,5）B)  B：(1,3,4,5,7）C) 

6、60;C： (1,3,4,5,6）D)  D：(1,2,3,5,7）纠错（10.0 分）8. 8. （   ）可实现“线与”功能。A)  A：与非门B)  B：OD门C)  C：或非门D)  D：传输门纠错（10.0 分）9. A)  A：AB)  B：BC)  C：CD)  D：D纠错（10.0 分）10.10.二进制编码器要对0，1，2，9共十个对象进行编码，则输出编码的位

7、数至少为（）A)  A：3位B)  B：4位C)  C：5位D)  D：6位纠错（10.0 分）11.11.在CLK有效的情况下，当输入端D=0时，则D触发器的输出端Q*=（   ）A0         B1  CQ   DA)  A：AB)  B：BC)  C：CD)  D：D纠错（10.0 分）12.12

8、. RS触发器不具备以下哪个逻辑功能?（   ） A)  A：置“0”功能B)  B：置“1”功能C)  C：不变(保持)功能D)  D：翻转(计数)功能纠错（10.0 分）13.13.寄存器没有（   ）的功能。A)  A：移动B)  B：比较C)  C：并/串转换D)  D：计数纠错（10.0 分）14.14.为了将正弦信号转换成与之频率相同的脉冲信号，可采用（  

9、0;） A)  A：施密特触发器B)  B：移位寄存器C)  C：单稳态触发器D)  D：多谐振荡器纠错（10.0 分）15.15由555定时器构成的施密特触发器，在电源电压VCC= 12V、无外加控制电压VCO时，回差电压UT等于（   ）A)  A：12 VB)  B：8VC)  C：4VD)  D：6V填空题1.二进制数(10110110111)2对应的十六进制数是 5B7 。2.(10110. 10

10、1)2转换为等值的十进制数为_(22.625)10_。3.二进制数(1011100110)2对应的十六进制数是 3E6 。4.十进制数(94)10转换成8421BCD码为_10010100_。5.十进制数(798)10转换成8421BCD码为 0111 1001 1000 。6.十进制数(257)10转换成8421BCD码为 0010 0101 0111 。7.2421BCD码(1011 0011 1100)对应的十进制数为 536 。8.逻辑函数的反函数= 。9逻辑函数Z的反函数=_。 10.在基本逻辑公式中A+A= A 。11.逻辑变量X与“1”异或，相当于 。12.三变量逻辑函数F(A、

11、B、C)的最小项m3的逻辑表达式为 13.三变量逻辑函数F(A、B、C)的最小项m4的逻辑表达式为_ _。14.逻辑函数A(BC)写成与或表达式为_ _ _。 15.集成门电路可以分成TTL型和 CMOS型 。16.CMOS数字集成器件内部由NMOS和_ PMOS _两种场效应管组成。17.对CMOS与非门的多余输入端可以处理为_接正电源_。 18.一个触发器可以存储 _1_位二进制数。19.D触发器的特性方程为 。20. JK触发器的特性方程为_ _。21.在CLK有效的情况下，T触发器具有保持和_计数_功能。22、施密特触发器的正向阈值电压为UT、负向阈值电压为UT ，则回差电压UT 越大

12、，抗干扰能力 越强 。23.施密特触发器的正向阈值电压为UT、负向阈值电压为UT，则回差电压UT = UT UT 。 24.一个由555定时器构成的施密特触发器，电源电压VCC = 15V，在未外接控制输入VCO 情况下，它的回差电压UT = 5 V；在外接控制输入VCO = 8V情况下，它的回差电压UT = 4 V。25.由555定时器构成的单稳态触发器，若电源电压为VC C = 15V，则在稳定状态时， 定时电容 C 上的电压uC为 0 V。26.单稳态触发器输出脉冲宽度 tw由定时元件R、C确定，输出脉冲宽度的表达式为tw = 1.1RC 。27.模数转换器（ADC）两个最重要的指标是转

13、换精度和 转换速度 。28.逐次渐进型A/D与并联比较型A/D转换比较，_并联比较型_的转换速度快。29.用逐次渐近A/D变换器和并联A/D变换器实现n位二进制码变换时，均需要比较器，其中逐次渐近A/D变换器中，需要的比较器数是_1_个。单选题（10.0 分）1. A)  A：AB)  B：BC)  C：CD)  D：D纠错（10.0 分）2. 2.逻辑函数F=B+A+CB的标准与或式为(     )A)  A：(0,1,2,3,5)B

14、)  B：(1,2,3,4,6)C)  C： (3,4,5,6,7)D)  D： (2,3,4,5,7)纠错（10.0 分）3. 3. 逻辑函数F=ABC+D+D+BD的最简“与或”式为(     )A.ABC+D     B. ABC+D  C. ABC+D+D   D. ABC+D+BDA)  A：AB)  B：BC)  C：CD)  

15、;D：D纠错（10.0 分）4. 4.逻辑函数F(A,B,C,D)=(0,3,7,8,10)，其约束条件为AB+D=0，则最简与或式为(     )A.D+A+D   B.D+A+·    C. AB+D+·       D. AB+D+BDA)  A：AB)  B：BC)  C：CD)  D：D纠错（10.0 分）5. 5.逻

16、辑函数F=A+B+C+··的最简式为（   ）A. ABC             B.··               C. A+B+C      D.1  A)  A：AB)  

17、;B：BC)  C：CD)  D：D纠错（10.0 分）6. A)  A：AB)  B：BC)  C：CD)  D：D纠错（10.0 分）7. 7将TTL与非门作非门使用，则多余输入端应做(     )处理。A)  A：全部接高电平B)  B：部分接高电平，部分接地C)  C：全部接地D)  D：部分接地，部分悬空纠错（10.0 分）8.

18、 A)  A：AB)  B：BC)  C：CD)  D：D纠错（10.0 分）9. 9.在10线-4线优先编码器74HC147中，当输入9=0时，则输出3210=(     )A)  A：1001B)  B：1000C)  C：0111D)  D：0110纠错（10.0 分）10.10具有约束条件的触发器是(     )A) &

19、#160;A：JK触发器B)  B：D触发器C)  C：T触发器D)  D：RS触发器纠错（10.0 分）11.11一个4位移位寄存器，现态为0000，如果串行输入始终为1，则经过4个移位脉冲后，寄存器的内容为(     )A)  A：0001B)  B：0111C)  C：1110D)  D：1111纠错（10.0 分）12.12.设计一个四位二进制寄存器，至少应该选用触发器的个数是( )A)  

20、;A：1B)  B：2C)  C：4D)  D：8纠错（10.0 分）13.13.下列触发器中，具有回差特性的是(   )。A)  A：基本RS触发器B)  B：施密特触发器C)  C：主从JK触发器D)  D：维持阻塞D触发器纠错（10.0 分）14.14.下列各电路，具有脉冲幅度鉴别作用的电路是(     )。A)  A：单稳态触发器B)  B：施密特触

21、发器C)  C：多谐振荡器D)  D：双稳态触发器纠错（10.0 分）15.15.单稳态触发器的输出状态有(     )。A)  A：一个稳态，一个暂稳态B)  B：两个稳态C)  C：没有稳态D)  D：三个稳态分析计算题1.用公式法将函数F化简成最简与或式：解：2.利用卡诺图将函数F化简成最简与或式：解：3.利用卡诺图将函数F化简成最简与或式：F(A、B、C、D)=m(1,7,9,10,11,12,13,15)解：4列出逻辑函数的真

22、值表, 填卡诺图，并化简逻辑函数式。解：真值表 填卡诺图化简逻辑函数式:5. 已知逻辑函数的真值表如表,试写出对应的逻辑函数式，填卡诺图，并化简逻辑函数式.ABCY00000011010101101000101111001110解：逻辑函数式: 填卡诺图:化简: 6.分析图示逻辑电路的逻辑功能。图中74LS138为集成3线8线译码器。要求写出输出逻辑式、列写真值表、说明其逻辑功能。【解】输出逻辑式:列写真值表: 逻辑功能:三变量判偶电路。7. 分析图示电路的逻辑功能。解：化简：列逻辑真值表 ：逻辑功能：这是一个全加器电路，A、B、C为加数、被加数和来自低位的进位，Y1为和，Y2为进位输出。8.

23、 题8图中74LS138为集成3线8线译码器。（1）写出逻辑函数F的与或表达式；（2）若S1端接低电平，译码器处于何种状态？F=？【解】（1）输出逻辑式:（2）S1端接低电平，译码器处于禁止态 F=0 9. 已知某八选一数据选择器的表达式为：(1)写出题9图电路输出Z的表达式；(2)求出Z的最简与或表达式。【解】由图可知，带入八选一数据选择器的表达式可得10题10（a）图中CLK及A、B、的波形如题10(b)图所示。（1）写出触发器次态Q*的最简函数表达式；（2）在题10（b）图中画出Q的波形。设触发器起始状态为0。【解】根据题图列出JK触发器的输入端表达式：代入JK触发器的特性方程得：设Q的

24、初态为0，在时钟的下降沿时刻计算Q*，作图：t1时刻，A=0，B=0，Q=0，t2时刻，A=1，B=1，Q=1， t3时刻， A=0，B=1，Q=0， t4时刻，A=0，B=0，Q=1， t5时刻，,触发器直接置零， 11. 题11（a）图为边沿JK触发器构成的电路。（1）写出触发器次态Q*的最简函数表达式；（2）CLK、A、B、的波形如题11（b）图所示，试对应画出Q端的波形。设触发器的起始状态为0。【解】根据题图列出JK触发器的输入端表达式：代入JK触发器的特性方程得：设Q的初态为0，在时钟的下降沿时刻计算Q*，作图：t1时刻，A=0，B=0，Q=0，t2时刻，A=1，B=0，Q=0， t3时刻，,触发器直接置零， t4时刻，A=1，B=0，Q=0， t5时刻，A=0，B=0，Q=1， 12分析题12图所示时序电路。要求：（1）写出驱动方程、状态方程；（2）画出状态转换图（设Q2Q1的初态为00）；（3）判断该电路是几进制计数器。【解】（1）驱动方程：将驱动方程带入JK触发器的特性方程后得到状态方程为:（2）时序图（3）该电路为（同步）三进制（加法）计数器设计题1.用8选1数据选择器74HC151（见题1图