哈工大微机原理及应用课件第4章存储器

1、第第4 4章章 存储器存储器第第4章章 存储器存储器 4.1 存储器的概念、分类和要素存储器的概念、分类和要素 4.2 随机读写存储器（随机读写存储器（RAM） 4.3 只读存储器（只读存储器（ROM） 4.4 CPU与存储器的连接与存储器的连接 4.5 IBM-PC/XT中的存储器，扩展存储器中的存储器，扩展存储器及其管理及其管理 第第4 4章章 存储器存储器本章学习目标本章学习目标l l掌握半导体存储器的分类、组成及组成部件的作掌握半导体存储器的分类、组成及组成部件的作用及工作原理、读用及工作原理、读/写操作的基本过程。写操作的基本过程。l l掌握掌握SRAM、DRAM芯片的组成特点、工作

2、过程、芯片的组成特点、工作过程、典型芯片的引脚信号、了解典型芯片的引脚信号、了解DRAM刷新的基本概念。刷新的基本概念。l l掌握半导体存储器的主要技术指标、芯片的扩充、掌握半导体存储器的主要技术指标、芯片的扩充、CPU与半导体存储器间的连接。与半导体存储器间的连接。l l了解了解Cache的基本概念、特点、在系统中的位置。的基本概念、特点、在系统中的位置。 第第4 4章章 存储器存储器4.1 存储器的概念、分类和要素存储器的概念、分类和要素4.1.1 简介简介4.1.2 半导体存储器的分类半导体存储器的分类4.1.3 选择存储器件的考虑因素选择存储器件的考虑因素返回本章首页返回本章首页第第4

3、 4章章 存储器存储器4.1.1 简介简介 存储器就是用来存储程序和数据的，程序和存储器就是用来存储程序和数据的，程序和数据都是信息的表现形式。按照存取速度和用途数据都是信息的表现形式。按照存取速度和用途可把存储器分为两大类：内存储器（简称内存，可把存储器分为两大类：内存储器（简称内存，又称主存储器）和外存储器。存储器的容量越大，又称主存储器）和外存储器。存储器的容量越大，记忆的信息也就越多，计算机的功能也就越强。记忆的信息也就越多，计算机的功能也就越强。第第4 4章章 存储器存储器0000H 0001H 0002H XXXXH 读写控制总线 数据总线 地址译码器 地址 内容 地址总线 图图4

4、-1 存储器的逻辑结构示意图存储器的逻辑结构示意图返回本节返回本节第第4 4章章 存储器存储器4.1.2 半导体存储器的分类半导体存储器的分类1RAM的种类：的种类：在在RAM中，按工艺可分为双极中，按工艺可分为双极型和型和MOS型两大类。用型两大类。用MOS器件构成的器件构成的RAM，可分为静态可分为静态RAM和动态和动态RAM两种。两种。2ROM的种类：的种类：1）掩膜）掩膜ROM；2）可编程的只）可编程的只读存储器读存储器PROM；3）可擦除的）可擦除的EPROM；4）电擦）电擦除的除的PROM；5）快速擦写存储器）快速擦写存储器Flash Memory 又称快闪存储器又称快闪存储器第第

5、4 4章章 存储器存储器 半导体存储器 只读 存储器 ROM 随机读写存储器RAM 掩膜 ROM 可编程 ROM （PROM） 可擦除 ROM （EPPROM） 电擦除 ROM （E2PROM） 静态 RAM （SRAM） 动态 RAM （DRAM） 图4-2 半导体存储器的分类返回本节返回本节第第4 4章章 存储器存储器4.1.3 选择存储器件的考虑因素（1）易失性）易失性 （2）只读性）只读性（3）位容量）位容量 （4）功耗）功耗（5）速度）速度 （6）价格）价格（7）可靠性）可靠性返回本节返回本节第第4 4章章 存储器存储器4.2 随机读写存储器（随机读写存储器（RAM）4.2.1 静态

6、静态RAM4.2.2 动态动态RAM 4.2.3 几种新型的几种新型的RAM 技术及芯片类型技术及芯片类型返回本章首页返回本章首页第第4 4章章 存储器存储器4.2.1 静态静态RAM1基本存储电路单元（六管静态存储电路）基本存储电路单元（六管静态存储电路）VCC （+5V）A BT1T2T3T4图图4-3 基本存储电路单元基本存储电路单元第第4 4章章 存储器存储器图图4-4 六管基本存储电路单元六管基本存储电路单元 X 地 址 译码 线 D0 DO (I/O) 接 Y 地 址 译 码 器 (I/O) T6 T5 VCC （ +5V） A B T1 T2 T3 T4 T7 T8 第第4 4章

7、章 存储器存储器2静态静态RAM的结构的结构 1 2 31 32 1 2 31 32 读/写 选片 输入 A5 A6 A7 A8 A9 1 2 31 32 1 2 31 32 32321024 存储单元 译码器 地址反相器 A0A1A2A3A4 驱动器 I/O 电路 Y 译码器 地址反相器 控制 电路 输出 驱动 图4-5 典型的RAM的示意图第第4 4章章 存储器存储器3SRAM芯片实例芯片实例常用典型的常用典型的SRAM芯片有芯片有6116、6264、62256等。等。 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND VCC A8 A9 WE OE A10 CS

8、D7 D6 D5 D4 D3 1 24 2 23 3 22 4 21 5 20 6 19 7 18 8 17 9 16 10 15 11 14 12 13 图4-6 6116引脚第第4 4章章 存储器存储器图4-7 6264引脚 NC A12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND VCC WE CS2A8 A9 A11 OE A10 CS D7 D6 D5 D4 D3 1 28 2 27 3 26 4 25 5 24 6 23 7 22 8 21 9 20 10 19 11 18 12 17 13 16 14 15 返回本节返回本节第第4 4章章 存储器存储

9、器4.2.2 动态RAM 1动态动态RAM的存储单元（单管动态存储的存储单元（单管动态存储电路）电路）图4-8 单管动态存储电路 D 数据线 ES C 字选线 T1 第第4 4章章 存储器存储器2动态动态RAM实例实例图4-9 2164引脚 NC DIN WE RAS A0 A2 A1 GND VCC CAS DOUT A6 A3 A4 A5 A7 1 16 2 15 3 14 4 13 5 12 6 11 7 10 8 9 第第4 4章章 存储器存储器图图4-10 2164内部结构示意图内部结构示意图 DOUT 输出缓冲器 A0A1A2A3A4A5A6A7 128128 存储矩阵 128 读

10、出放大器 1/2(1/128 列译码器) 128 读出放大器 128128 存储矩阵 1/128 行译码器 1/128 行译码器 128128 存储矩阵 128 读出放大器 1/2(1/128 列译码器) 128 读出放大器 128128 存储矩阵 8位地址锁存器 1/4I/O门 行时钟缓冲器 列时钟缓冲器 写允许时钟缓冲器 数据输入缓冲器 RAS CAS WE DIN 返回本节返回本节第第4 4章章 存储器存储器4.2.3 几种新型的几种新型的RAM 技术及芯片类型技术及芯片类型1ECC RAM2EDO RAM和突发模式和突发模式 RAM3同步同步RAM（Synchronous RAM，简称

11、，简称SDRAM）4高速缓冲存储器高速缓冲存储器RAM5RAMBUS内存内存6DDR SDRAM7Virtual Channel Memory（VCM）8SLDRAM（Synchnonous Link DRAM）返回本节返回本节第第4 4章章 存储器存储器4.3 只读存储器（只读存储器（ROM）4.3.1 掩膜掩膜ROM4.3.2 可擦除可编程的可擦除可编程的ROM（EPROM）4.3.3 电可擦可编程电可擦可编程ROM(EEROM)返回本章首页返回本章首页第第4 4章章 存储器存储器4.3.1 掩膜掩膜ROM1MOS ROM电路电路图4-11 单译码结构电路 VDD 字线 0 字线 1 字线

12、 2 字线 3 位线 1 位线 2 位线 3 位线 4 D3 D2 D1 D0 A0 A1 字 线 地 址 译 码 器 字线 4 第第4 4章章 存储器存储器图4-12 复合译码结构电路 1 2 32 I/O A5 A6 A7 A8 A9 1 2 32 A0 A1 A2 A3 A4 X地址译码器 Y 地址译码器 第第4 4章章 存储器存储器表4-1 掩膜ROM的内容 位 单元D3D2D1D001001110102010131111第第4 4章章 存储器存储器2双极型双极型ROM电路电路 双极型双极型ROM速度比速度比MOS ROM的速度要快，的速度要快，它的取数时间约为几十纳秒。因此，双极型它

13、的取数时间约为几十纳秒。因此，双极型ROM适用于对速度要求较高的应用场合。适用于对速度要求较高的应用场合。 双极型双极型ROM包括两部分：包括两部分：ROM的基本部分；的基本部分；读取控制部分。读取控制部分。返回本节返回本节第第4 4章章 存储器存储器4.3.2 可擦除可编程的可擦除可编程的ROM（EPROM）1基本存储电路基本存储电路图4-13 EPROM的结构示意图 S D 位线 字线 浮空 第第4 4章章 存储器存储器2EPROM实例实例图4-14 2716引脚 A7 A6 A5 A4 A3 A2 A1 A0 O0 O1 O2 GND VCC A8 A9 VPP OE A10 CE O7

14、 O6 O5 O4 O3 1 24 2 23 3 22 4 21 5 20 6 19 7 18 8 17 9 16 10 15 11 14 12 13 返回本节返回本节第第4 4章章 存储器存储器4.3.3 电可擦可编程ROM(EEROM)1Intel 2817的基本特点的基本特点图4-15 2817A引脚 R/BNC A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND VCC WE NC A8 A9 NC OE A10 CE D7 D6 D5 D4 D3 1 28 2 27 3 26 4 25 5 24 6 23 7 22 8 21 9 20 10 19 11 18 1

15、2 17 13 16 14 15 第第4 4章章 存储器存储器2Intel 2817的工作方式的工作方式表4-2 Intel 2817的工作方式返回本节返回本节第第4 4章章 存储器存储器4.4 CPU与存储器的连接与存储器的连接4.4.1 CPU与存储器的连接时应注意的问题与存储器的连接时应注意的问题4.4.2 存储器片选信号的产生方式和译码电路存储器片选信号的产生方式和译码电路4.4.3 CPU（8088系列）与存储器的连接系列）与存储器的连接 返回本章首页返回本章首页第第4 4章章 存储器存储器4.4.1 CPU与存储器的连接时应与存储器的连接时应注意的问题注意的问题1CPU总线的带负载

16、能力总线的带负载能力2存储器的组织、地址分配与片选问题存储器的组织、地址分配与片选问题3CPU的时序与存储器的存取速度之间的配合的时序与存储器的存取速度之间的配合返回本节返回本节第第4 4章章 存储器存储器4.4.2 存储器片选信号的产生方式和存储器片选信号的产生方式和译码电路译码电路 1片选信号的产生方式片选信号的产生方式（1）线选方式（线选法）线选方式（线选法）（2）局部译码选择方式（部分译码法）局部译码选择方式（部分译码法）（3）全局译码选择方式（全译码法）全局译码选择方式（全译码法）第第4 4章章 存储器存储器2存储地址译码电路存储地址译码电路74LS138经常用来作为存储器的译码电路

17、。经常用来作为存储器的译码电路。 图4-16 74LS138引脚 A B C G2A G2B G1 Y7 GND VCC Y0 Y1 Y2 Y3 Y4 Y5 Y6 1 16 2 15 3 14 4 13 5 12 6 11 7 10 8 9 第第4 4章章 存储器存储器 G1C B AY7Y0有效输出0 0 10 0 01 1 1 1 1 1 1 0Y00 0 10 0 11 1 1 1 1 1 0 1Y10 0 10 1 01 1 1 1 1 0 1 1Y20 0 10 1 11 1 1 1 0 1 1 1Y30 0 11 0 01 1 1 0 1 1 1 1Y40 0 11 0 11 1

18、0 1 1 1 1 1Y50 0 11 1 01 0 1 1 1 1 1 1Y60 0 11 1 10 1 1 1 1 1 1 1Y7其他值 1 1 1 1 1 1 1 1无效表表4-3 74LS138的真值的真值返回本节返回本节第第4 4章章 存储器存储器4.4.3 CPU（8088系列）与存系列）与存储器的连接储器的连接 11KB RAM与与CPU的连接的连接（1）计算出所需的芯片数。）计算出所需的芯片数。（2）构成数据总线所需的位数和系统所需的）构成数据总线所需的位数和系统所需的容量。容量。（3）控制线，数据线，地址线对应相连。）控制线，数据线，地址线对应相连。第第4 4章章 存储器存储

19、器图4-17 用10241位的芯片组成1K RAM的方框图 A0 A9 D0 D7 8 I/O 7 I/O 6 I/O 5 I/O 4 I/O 3 I/O 2 I/O 1 10241 I/O 地址线 数据线 第第4 4章章 存储器存储器图图4-18 用用2564位的芯片组成位的芯片组成1K RAM的方框图的方框图A8A9A0A7D0D7地址线数据线A0 CE 4 I/OA0 CE 32564A7 I/OA0 CE 6 I/OA0 CE 52564A7 I/OA0 CE 8 I/OA0 CE 72564A7 I/OA0 CE 2 I/OA0 CE 12564A7 I/O译码器第第4 4章章 存储

20、器存储器24KB RAM的连接的连接（1）计算出所需的芯片数）计算出所需的芯片数（2）构成数据总线所需的位数和系统所需的容）构成数据总线所需的位数和系统所需的容量量（3）控制线，数据线，地址线的连接：有线选）控制线，数据线，地址线的连接：有线选方式、局部译码选择方式和全局译码选择方式之方式、局部译码选择方式和全局译码选择方式之分。分。 第第4 4章章 存储器存储器表表4-4 线选方式地址分布线选方式地址分布A15 A14 A13 A12 A11 A10地址分布0 0 1 1 1 0第一组： 3800H3BFFH0 0 1 1 0 1第二组： 3400H07FFH0 0 1 0 1 1第三组：

21、2C00H2FFFH0 0 0 1 1 1第四组： 1C00H1FFFH第第4 4章章 存储器存储器图图4-19 用用2114芯片组成芯片组成4K RAM线选控制译码结构图线选控制译码结构图 A9A0 D7D0 A9A0 CS OE 2114 WE D7D0 A9A0 D7D0 A9A0 CS OE 2114 WE D7D0 A9A0 D7D0 A9A0 CS OE 2114 WE D7D0 A9A0 D7D0 A9A0 CS OE 2114 WE D7D0 A13 A12 A11 A10 A9A0 D7D0 WE RD 第第4 4章章 存储器存储器图图4-20 4-20 用用21142114

22、芯片组成芯片组成4K RAM4K RAM局部译码结构图局部译码结构图 A9A0 D7D0 A9A0 CS 2114 WE D7D0 译码器 A9A0 D7D0 A9A0 CS 2114 WE D7D0 A9A0 D7D0 A9A0 CS 2114 WE D7D0 A9A0 D7D0 A9A0 CS 2114 WE D7D0 A9A0 D7D0 A9A0 CS 2114 WE D7D0 A15 A12 A11 A10 A9A0 IO/M CPU WE D7D0 第第4 4章章 存储器存储器图图4-21 用用2114芯片组成芯片组成4K RAM全局译码结构图全局译码结构图 A9A0 D7D0 A9

23、A0 CS 2114 WE D7D0 6：64译 码 器 A9A0 D7D0 A9A0 CS 2114 WE D7D0 A9A0 D7D0 A9A0 CS 2114 WE D7D0 A9A0 D7D0 A9A0 CS 2114 WE D7D0 A9A0 D7D0 A9A0 CS 2114 WE D7D0 A9A0 D7D0 A9A0 CS 2114 WE D7D0 A15A10 A9A0 IO/M CPU WE D7D0 返回本节返回本节第第4 4章章 存储器存储器4.5 IBM-PC/XT中的存储器，扩展存储器中的存储器，扩展存储器及其管理及其管理 4.5.1 存储空间的分配存储空间的分配4

24、.5.2 ROM子系统子系统4.5.3 RAM子系统子系统 4.5.4 寻址范围寻址范围4.5.4 寻址范围寻址范围4.5.5 存储器的管理存储器的管理4.5.6 高速缓存器高速缓存器Cache返回本章首页返回本章首页第第4 4章章 存储器存储器4.5.1 存储空间的分配存储空间的分配图4-22 IBM PC/XT存储空间的分配 RAM 640KB 保留 128KB ROM 256KB 00000H 9FFFFH A0000H BFFFFH C0000H EFFFFH F6000H FFFFFH 系统板上 RAM 256KB I/O 通道中的 扩展 RAM 384KB 保留的 RAM 128K

25、B 扩展 ROM 198BK 16KB 基本 ROM40KB 返回本节返回本节第第4 4章章 存储器存储器4.5.2 ROM子系统子系统其功能为：其功能为：DOS 引导程序；引导程序；硬件中断管理程序；硬件中断管理程序；系统配置分析程序；系统配置分析程序；系统冷启动，热启动和自测试；系统冷启动，热启动和自测试；字符图形发生器；字符图形发生器；第第4 4章章 存储器存储器图4-23 系统板上的ROM电路 MEMR A19 A18 A17 A16 A15 A14-A0 D7-D0 CS0 CS1 CS2 CS3 CS4 CS5 CS6 CS7 CS 8K8 OE ROM U19 2764 CS 3

26、2K8 OE ROM A14A0 U18 D7D0 27256 G2A Y0 G1 Y1 G2B Y2 U23 Y3 74LS138 Y4 C Y5 B Y6 A Y7 G2A Y0 G1 Y1 G2B Y2 U23 Y3 74LS138 Y4 C Y5 B Y6 A Y7 第第4 4章章 存储器存储器表4-5 ROM子系统中译码器管理的存储器地址返回本节返回本节第第4 4章章 存储器存储器4.5.3 RAM子系统子系统 4.5.4 寻址范围寻址范围 由由RAM芯片组，片选译码器，数据收发器，芯片组，片选译码器，数据收发器，地址多路器，地址多路器，DRAM刷新逻辑以及奇偶校验逻辑刷新逻辑以及奇

27、偶校验逻辑组成。片选译码电路用来产生和以及控制地址多组成。片选译码电路用来产生和以及控制地址多路器的选通。路器的选通。第第4 4章章 存储器存储器 RAS CAS A7A0 或 A15A8 校验位标志 总线数据 D7D0 D7D0 校验位写入 校验位读出 DRAM 21649 DRAM 21649 DRAM 21649 DRAM 21649 奇偶校验 逻辑 数据 收发器 R/W 控制信号 刷新控制信号 地址总线 A19A16 A15A0 DRAM 刷新逻辑 片选译码 电路 地址 多路器 电路 校验位标志 总线数据 D7D0 D7D0 校验位写入 校验位读出 DRAM 21649 DRAM 21

28、649 DRAM 21649 DRAM 21649 奇偶校验 逻辑 数据 收发器 校验位标志 总线数据 D7D0 D7D0 校验位写入 校验位读出 DRAM 21649 DRAM 21649 DRAM 21649 DRAM 21649 奇偶校验 逻辑 数据 收发器 图图4-24 IBM-PC/XT的读写存储器子系统的组成框图的读写存储器子系统的组成框图返回本节返回本节第第4 4章章 存储器存储器4.5.4 寻址范围寻址范围表4-6 不同CPU的寻址范围返回本节返回本节第第4 4章章 存储器存储器4.5.5 存储器的管理存储器的管理1实地址方式实地址方式 实地址方式是实地址方式是80286804

29、86最基本的工作方最基本的工作方式，寻址范围只能在式，寻址范围只能在1MB范围内，故不能管理和范围内，故不能管理和使用扩展存储器。它在复位时，启动地址为使用扩展存储器。它在复位时，启动地址为FFFF0H，在此安装一个跳转指令，进入上电自，在此安装一个跳转指令，进入上电自检和自举程序。检和自举程序。 第第4 4章章 存储器存储器2虚地址保护方式虚地址保护方式（1）存储器管理机制：）存储器管理机制：80386先使用段机制，把包先使用段机制，把包含两个部分的虚拟地址空间转化为一个中间地址空含两个部分的虚拟地址空间转化为一个中间地址空间的地址，然后再用分页机制把线性地址转化为物间的地址，然后再用分页机制把线性地址转化为物理地址理地址（2）分段分页机制：是所管理的存储器块具有固）分段分页机制：是所管理的存储器块具有固定的大小它把线性地址空间中的任一页映射到物理定