高速硬件除法器设计

1、高速硬件除法器设计一、实验目的：了解和掌握硬件除法器的结构和工作原理，分析除法器的仿真波形和工作时序。二、实验原理：除法器算法的思路和手写除法基本一致。假设除法a/b,a、b是输入的两个位数都为n的二进制数。如果位数小于 n,可以在位数较少的数的前面添加0来满足这种位数要求。商和余数是n位标准矢量类型的二进制数。在过程中，算法也是按顺序执行的，但是综合后系统将会由组合逻辑电路组成，进程中的每一步都和系统构建的不同级别的逻辑电路相对应。首先，从输入信号中创建变量A和B，A=a, B=b,其中a，b都是n位二进制数。如果 A大于等于B,则商为1，余数为A-B，否则商为0,余数为A。这是算法开始的第

2、一次循环， 如果小于B,结果商位是0, A的值不做变化并保留其值。否则，结果商位为1，则把相减后的余数插入变量 A中。不管比较结果如何，变量A都要右移一位(左边添加0)，接着开始下一次循环。循环 n次之后，n位结果赋给商，最后 A剩余的值就是余数。二、实验任务： 用VerilogHDL设计除法器。除法器的参考程序如下：module DIV16(i nput CLK,i nput15:0 A,B,output reg15:0 QU,RE);reg15:0 AT,BT,P,Q; integer i;always (posedge CLK) beg inAT=A; BT=B; P=16'H0

3、000;Q=16'H0000;for(i=15;i>=0;i=i-1)beg inP=P14:0,AT15;AT=AT14:0,1'B0; P=P-BT;if (P15=1) begin Qi=0; P=P+BT; end else Qi=1;endendalways (*) begin QU=Q;RE=P; enden dmodule其中A和B是除法器输入端的两个16位数据，它们分别为被除数和除数，输出结果分成两部分：QU是商，RE是余数。给出仿真时序波形图。四、实验步骤：实验步骤大致分为三大步。(一) 、建立工作库文件和编辑设计文文件任何一项设计都是一项 Projec

4、t (工程)，我们一般把一个工程下的所有文件放在一个文件 夹内，这样方便我们整理，利用和提取不同工程下的文件，而此文件夹将被 EDA软件默认为Work Library（工作库），所以第一步先建立一个新的文件夹。（1 ）新建文件夹：在 F盘建立并保存工程，文件夹取名homework。（2）输入源程序：打开 Quartus II ，选择菜单 File->New->Desig n >VerilogHDL File->OK （如图所示）在打开的空白处工作框处输入任务要求中所列出的代码。（3）保存文件：选择File->Save as,选择保存路径，即刚才新建的文件夹home

5、work,文件名应与实体名保持一致，即DIV16，点击保存后会跳出"Do you want to create a newproject with this file?”选择"是”，则进入如下界面点击Next，进入“工程设置”对话框，如图所示第一行表示工程所在的文件夹，第二行为工程名，可以与顶层文件的实体名保持一致， 也可以另取别的名字，第三行为当前工程顶层文件的实体名。点击next，进入ADDFILE对话框，如图所示，单击 Add All按钮，将工程相关的所有 VHDL文件加进工程，也可以单击“ Add ”选择性加入，按此步骤建立工程，工程已 经自动将所有文件加进去了，可

6、以直接点击next，当先直接建立工程时，需要自己添加htew PrcjM：咄3 d Wd file* ku爭 2 济 *汹口也r和sa 铀!iwarsuK吐Cid1丄豹至切 呦*希on徑“畦 口中 dl>u phasd. Hhahi du un护 Max ta l-m jnrnl LaMPi【7 MEi丨一11血：11卩 arrtr . 压忆 mwR Md AlLVitil.t JI- rp*"*/ +> pat- *商阿 漬刊“皆“竹iyIL打<«；< tuck KEt >珀Ell： Eh（4）选择目标芯片：这里选用的是Cyclonelll

7、系列的EP3C55F484C8在Family栏选择芯片系列Cyclo neHI ，在窗口右边的三个下拉列表框选择过滤条件，分别选择Package为 FBGA Pin count 为 484 和 Speed grade 为 8,点击 Next，如图所示hE Prri«ct Wizard: pTih民 UeH'ce -MgsJ E 5|.D-tf.” rKjpr» 凋2埶 fcs* kF'1岬I卅HAdTD df j E -UiitaCUl 区! tiwFilfi-i* j£ CC-wtAu-lGil： iKi fej-Miria Ct-nDK 扌Rf

8、k CslMKI I 国* 5r*i?+ 厂 帀 jbc* -sf-arKiBd iJkhEPr3C：lEFTJIFHtfSEF-JL4fl4OE"：甘砂网EP3£IXneu.L!¥请-U Herui | Erijijfl_L3-rfiunID：4仙冏商粘不？ I 2296161的 24西呼«e4££IJT257LI'Z t jrftafc 卜 Fjagi.liJ H(5 )工具设置：进入 EDA工具设置窗口，有三个选项，分别是选择输入的HDL类型和综合工具、选择仿真工具、选择时序分析工具，这是除Quartus II自含的所有

9、设计工具以外的外加的工具，如果不作选择的，表示仅选择Quartus II自含的所有设计工具，本次不需要其他的设计工具，可以直接点击Next(6)结束设置：进入“工程设置统计”窗口，列出了与此工程相关的设置情况，设置完 成，点击 Finish屮hsti via tA 却 E曲h 加 11半l * Mi g b巴3 刚Xiiha NWbr 帕.jde-Pnepfl* qirw匚：血屮BA*"嘶r"Tr * 心 ii*: em I”跑$Nirtflroi itr-sSM1MTtwr d| im ib-Bter odtMi.i口rJjc.Fan 酉 niaimt庐tonfl HIE

10、PXEffJlB4£MEUlii 士: M'jjnuiihJjfiortNflBU口 g刖吃VEPNT wdlwEg”ywsaoi«s 旳r os;D«f0（二）、编译配置好后就可以进行编译了，点击Processing Start Compilation命令启动全程编译编译成功后的界面如图所示（三）时序仿真（1）打开波形编辑器：File->New->Verification/Debugging>Vector Waveform->OK,即出现空白的波形编辑器，如图所示（2）设置仿真时间区域：Edit->End Time 在Tim

11、e栏中输入50,单位选择“ us”，点击确定并保存波形文件OKCh口刖（3）将工程 DIV16的端口信号名选入波形编辑器中：View->Utility win dows->NodeFinder,在 Filter框中选Pins ： all （通常是默认选项），然后点击List，则显示出了所有引脚，如图所示7 IndLt suStWiWyeLreT -1 -TI I i II rL rkJ 1 3 J KJ- nb- 1 1 1 1 *|刊耳创讯啣创吗创岬讯的叼叭"WULJuu r kit dUm汕 1IglllieiflkfuiUrc i7_r|Jknji七EdLlreis

12、igredIripjltei wVftffdUrvigrE|IrtUliJhEl fflelTtlInpjlUc« «mdUre：sigred|EAJ|Utd 如dllrte.jjEdIruulg兰记=3Ui* c-xMfidlr|AilUjd -ki = JHe .yifiJIglUlO -rill* iIrpjlii Im *Vpp HUrr-iiikrui畑 r*rrdLlw 弟 RedIr-pulLhei wVered'UreEfigrcdIglLl 油'将重要的端口名拖进波形编辑器后关闭窗口 如下图r3 昭 m!> *护Im.-R - kaf

13、ifr*iihP “ £FinderUansd |v Fife- n 7ajool m. |1I 7?» _|"Nncfci Fcund(4 )编辑输入波形:首先进行总线数据格式设置和参数设置：点击输入数据信号A的左边的+号，能展开此总线中的所有信号；如果双击此+号左边的信号标记，将弹出对该信号数据格式设置的NodeProperties对话框，在该对话框的Radix下拉列表中有四种选择，这里可选择十进制表达方式，将A B均设置为十进制表达方式。General确定取消设置时钟信号CfockI line rn ue其次输入波形数据：由于A、B需要设置输入数据。用鼠标在

14、图所示信号名A、B的某一数据区拖拉出来一块蓝色区域，然后单击左侧工具栏的问号(？) 按钮，在弹出窗口输入数据，如0.继而在不同区域设置不同数据。这里为方便观察，A中输入的数据依次是 4、5、7、10、22、25、32、40、47、122、200。对应 B 中输入的数据依次是1、3、4、5、7、10、7、5、6、11、15。如图所示(5)仿真I；:阳 L3业I OvYEB十g Smni «-f|i' iiinlpiii4 A a. J.氨戶工？ 也也.FAai Sdnjx-I ® >Ctann名能嘗JC1 -Kiiij-i Ac ncjm I4旨刑尬I)gjic

15、缶*EH-曲號打心£< OutmJ Ffci-F*rTi'iTr.And.FZB! 5-tfin；:J納吠詩仿真器参数仿真： 选择Assig nmentSett in gs 命令，在Sett in gs 窗口下选择 CategorySimulator Sett in gs。在右侧的 Simulation mode下拉列表中选择 Timi ng，即选择时序仿真，并选择仿真激励文件名DIV16.vwf。选择 Simulation Period 栏，确认选中了" Runsimulati on un til all vector stimuli are used”。号 fTiJil 仙 nodd 1* I弓miakaiirJ DMLnyTI bJwFi輛I Wiii $>n>jki3*idi Eg MrMi* $酣Ind-rrijialai XE .雀轴 Ila 叩iCipnqnr Ma启动仿真器： Process in g->Start Simulati on ,直至出现 Simulatio n was successful，仿真结束，然后会自动弹出“ Simulation Report ”，注意这里点击输出信号“ DIV16”旁边 的