第五章存储器系统

1、第第5 5章章存储器系统存储器系统第第5 5章：存储器系统章：存储器系统主要内容n存储器和存储器件存储器和存储器件 n存储器芯片的扩展及其与系统总线的连接存储器芯片的扩展及其与系统总线的连接n微机系统中存储器的体系结构微机系统中存储器的体系结构 n高速缓冲存储器高速缓冲存储器Cache 5.1 存储器和存储器件存储器和存储器件存储器存储器是计算机是计算机( (包括微机包括微机) )硬件系统的重要硬件系统的重要组成部分，有了存储器，计算机才具有组成部分，有了存储器，计算机才具有“记记忆忆”功能，才能把程序及数据的代码功能，才能把程序及数据的代码保存保存起起来，才能使计算机系统脱离人的干预，而来，

2、才能使计算机系统脱离人的干预，而自自动动完成信息处理的功能。完成信息处理的功能。 程序的自动运行程序的自动运行5.1 存储器和存储器件存储器和存储器件存储器系统的三项主要性能指标存储器系统的三项主要性能指标 : :存储存储容量容量是存储器系统的首要性能指标，因为是存储器系统的首要性能指标，因为存储容量越大，则系统能够保存的信息量就越存储容量越大，则系统能够保存的信息量就越多，相应计算机系统的功能就越强；多，相应计算机系统的功能就越强；存储器的存取存储器的存取速度速度直接决定了整个微机系统的直接决定了整个微机系统的运行速度，因此，存取速度也是存储器系统的运行速度，因此，存取速度也是存储器系统的重

3、要的性能指标；重要的性能指标；存储器的存储器的成本成本也是存储器系统的重要性能指标。也是存储器系统的重要性能指标。为了在存储器系统中兼顾以上三个方面的指为了在存储器系统中兼顾以上三个方面的指标，目前在计算机系统中通常采用三级存储标，目前在计算机系统中通常采用三级存储器结构，即使用高速缓冲存储器、主存储器器结构，即使用高速缓冲存储器、主存储器和辅助存储器，由这三者构成一个统一的存和辅助存储器，由这三者构成一个统一的存储系统。从整体看，其速度接近高速缓存的储系统。从整体看，其速度接近高速缓存的速度，其容量接近辅存的容量，而其成本则速度，其容量接近辅存的容量，而其成本则接近廉价慢速的辅存平均价格。接

4、近廉价慢速的辅存平均价格。也就是说，也就是说，采用了一种层次化的体系结构。采用了一种层次化的体系结构。 5.1 存储器和存储器件存储器和存储器件一一存储器的分类存储器的分类1. 按构成存储器的器件和存储介质分类按构成存储器的器件和存储介质分类 主要可分为：磁芯存储器、半导体存储器、光主要可分为：磁芯存储器、半导体存储器、光电存储器、磁膜、磁泡和其它磁表面存储器以电存储器、磁膜、磁泡和其它磁表面存储器以及光盘存储器等。及光盘存储器等。2. 按制造工艺按制造工艺双极型：双极型：速度快速度快、集成度低、功耗大、集成度低、功耗大MOS型：速度慢、集成度高、型：速度慢、集成度高、功耗低功耗低5.1 存储

5、器和存储器件存储器和存储器件3. 按使用属性（存取方式）按使用属性（存取方式）随机存取存储器随机存取存储器RAM（Random Access Memory）：）： 又称读写存储器，指能够通过指令随机又称读写存储器，指能够通过指令随机地、个别地对其中各个单元进行读地、个别地对其中各个单元进行读/ /写操作写操作的一类存储器。的一类存储器。可读可写、断电丢失可读可写、断电丢失。 按照存放信息原理的不同，随机存储器按照存放信息原理的不同，随机存储器又可分为两种：又可分为两种： 静态静态：双稳态元件双稳态元件，不断电不丢失；不断电不丢失； 动态动态：极间电容，需要刷新。：极间电容，需要刷新。5.1 存

6、储器和存储器件存储器和存储器件只读存储器只读存储器ROM（Read-Only Memory）：）： 在微机系统的在线运行过程中，只能对其在微机系统的在线运行过程中，只能对其进行读操作，而不能进行写操作的一类存储器。进行读操作，而不能进行写操作的一类存储器。 ROMROM通常用来存放固定不变的程序、汉字字通常用来存放固定不变的程序、汉字字型库、字符及图形符号等。型库、字符及图形符号等。正常只读、断电不正常只读、断电不丢失。丢失。随着半导体技术的发展，只读存储器也随着半导体技术的发展，只读存储器也出现了不同的种类。出现了不同的种类。 5.1 存储器和存储器件存储器和存储器件4. 按在微机系统中位置

7、分类按在微机系统中位置分类主存储器：主存储器：又称为系统的主存或者内存，位于又称为系统的主存或者内存，位于系统主机的内部，系统主机的内部，CPUCPU可以直接对其中的单元可以直接对其中的单元进行读进行读/ /写操作；写操作；辅存存储器：辅存存储器：又称外存，位于系统主机的外部，又称外存，位于系统主机的外部，CPUCPU对其进行的存对其进行的存/ /取操作，必须通过内存才能取操作，必须通过内存才能进行；进行；缓冲存储器：缓冲存储器：位于主存与位于主存与CPUCPU之间，其存取速之间，其存取速度非常快，但存储容量更小，可用来解决存取度非常快，但存储容量更小，可用来解决存取速度与存储容量之间的矛盾，

8、提高整个系统的速度与存储容量之间的矛盾，提高整个系统的运行速度。运行速度。 详细分类，请看图示5.1 ：图图5.1 存储器的分类存储器的分类主存储器主存储器只读存储器只读存储器 （ROM）随机存储器随机存储器（RAM）静态静态RAM（SRAM）动态动态RAM（DRAM） 非易失非易失RAM（NVRAM）掩膜式掩膜式ROM一次性可编程一次性可编程ROM（PROM） 紫外线擦除可编程紫外线擦除可编程ROM（EPROM）电擦除可编程电擦除可编程ROM（EEPROM）快擦型存储器快擦型存储器辅助存储器辅助存储器磁盘磁盘磁带磁带光盘光盘缓冲存储器缓冲存储器存储器存储器5.1 存储器和存储器件存储器和存储

9、器件除采用磁、光原除采用磁、光原理的辅存外，其理的辅存外，其它存储器主要都它存储器主要都是采用半导体存是采用半导体存储器储器本章介绍采用半本章介绍采用半导体存储器及其导体存储器及其组成主存的方法组成主存的方法CPUCACHE主存（内存）主存（内存）辅存（外存）辅存（外存）5.1 存储器和存储器件存储器和存储器件二二. 选择存储器要考虑的因素选择存储器要考虑的因素易失性易失性只读性只读性存储容量存储容量速度速度功耗功耗可靠性可靠性价格价格5.1 存储器和存储器件存储器和存储器件地地址址寄寄存存地地址址译译码码存储体存储体控制电路控制电路AB数数据据寄寄存存读读写写电电路路DBOE WE CS三、

10、三、 存储器的基本系统结构存储器的基本系统结构 5.1 存储器和存储器件存储器和存储器件1基本存储单元基本存储单元一个基本存储单元可以存放一位二进制信息，一个基本存储单元可以存放一位二进制信息，其内部具有两个稳定的且相互对立的状态，并其内部具有两个稳定的且相互对立的状态，并能够在外部对其状态进行识别和改变。不同类能够在外部对其状态进行识别和改变。不同类型的基本存储单元，决定了由其所组成的存储型的基本存储单元，决定了由其所组成的存储器件的类型不同。器件的类型不同。2存储体存储体一个基本存储单元只能保存一位二进制信息，一个基本存储单元只能保存一位二进制信息，若要存放若要存放MN个二进制信息，就需要

11、用个二进制信息，就需要用MN个基本存储单元，它们按一定的规则排列起来，个基本存储单元，它们按一定的规则排列起来，由这些基本存储单元所构成的阵列称为存储体由这些基本存储单元所构成的阵列称为存储体或存储矩阵。（比如或存储矩阵。（比如1K4） 5.1 存储器和存储器件存储器和存储器件3地址译码电路地址译码电路由于存储器系统是由许多存储单元构成的，每由于存储器系统是由许多存储单元构成的，每个存储单元一般存放个存储单元一般存放8位二进制信息，为了加位二进制信息，为了加以区分，我们必须首先为这些存储单元编号，以区分，我们必须首先为这些存储单元编号，即分配给这些存储单元不同的地址。地址译码即分配给这些存储单

12、元不同的地址。地址译码器的作用就是用来接受器的作用就是用来接受CPU送来的地址信号并送来的地址信号并对它进行译码，选择与此地址码相对应的存储对它进行译码，选择与此地址码相对应的存储单元，以便对该单元进行读写操作。单元，以便对该单元进行读写操作。 译译码码器器A5A4A3A2A1A06301存储单元存储单元64个单元个单元行行译译码码A2A1A0710列译码列译码A3A4A501764个单元个单元单译码双译码5.1 存储器和存储器件存储器和存储器件单译码结构单译码结构双译码结构双译码结构双译码可简化芯片设计双译码可简化芯片设计主要采用的译码结构主要采用的译码结构5.1 存储器和存储器件存储器和存

13、储器件(1)单译码单译码 单译码方式又称字结构，适用于小容量存储器。单译码方式又称字结构，适用于小容量存储器。以字选择线来选择某个字的所有位。以字选择线来选择某个字的所有位。(2)双译码（矩阵结构或者行列结构双译码（矩阵结构或者行列结构P171）在双译码结构中，将地址译码器分成两部分，在双译码结构中，将地址译码器分成两部分，即行译码器即行译码器(又叫又叫X译码器译码器)和列译码器和列译码器(又叫又叫Y译译码器码器)。X译码器输出行地址选择信号，译码器输出行地址选择信号，Y译码译码器输出列地址选择信号。行列选择线交叉处即器输出列地址选择信号。行列选择线交叉处即为所选中的内存单元，这种方式的特点是

14、译码为所选中的内存单元，这种方式的特点是译码输出线较少。输出线较少。 5.1 存储器和存储器件存储器和存储器件每个存储单元具有一个唯一的地址，可存储每个存储单元具有一个唯一的地址，可存储1位（位片结构）或多位（字片结构）二进制数位（位片结构）或多位（字片结构）二进制数据据存储容量与地址、数据线个数有关：存储容量与地址、数据线个数有关：芯片的存储容量芯片的存储容量存储单元数存储单元数存储单元的位数存储单元的位数2MN M：芯片的：芯片的地址线根数地址线根数 N：芯片的：芯片的数据线根数数据线根数 示例：示例：32K8的的SRAM芯片芯片622561 12 23 34 45 56 67 78 89

15、 91010111112121313141415151616171718181919202021212222232324242525262627272828A14A14A12A12A7A7A6A6A5A5A4A4A3A3A2A2A1A1A0A0D0D0D1D1D2D2GNDGNDD3D3D4D4D5D5D6D6D7D7CSCSA10A10OEOEA11A11A9A9A8A8A13A13WEWEVccVcc6225662256引脚图引脚图A14A14A13A13A12A12A11A11A10A10A9A9A8A8A7A7A6A6A5A5A4A4A3A3A2A2A1A1A0A0OEOECSCSWE

16、WED7D7D6D6D5D5D4D4D3D3D2D2D1D1D0D06225662256逻辑图逻辑图M=15, N=85.1 存储器和存储器件存储器和存储器件4片选（片选（CS*或或CE*）与读写控制电路）与读写控制电路（WE*）片选信号用以实现芯片的选择。对于一个芯片片选信号用以实现芯片的选择。对于一个芯片来讲，只有当片选信号有效时，才能对其进行来讲，只有当片选信号有效时，才能对其进行读写操作。片选信号一般由地址译码器的输读写操作。片选信号一般由地址译码器的输出及一些控制信号来形成，而读出及一些控制信号来形成，而读/写控制电路则写控制电路则用来控制对芯片的读用来控制对芯片的读/写操作。写操作

17、。5I/O电路电路I/O电路位于系统数据总线与被选中的存储单元电路位于系统数据总线与被选中的存储单元之间，用来控制信息的读出与写入，必要时，之间，用来控制信息的读出与写入，必要时，还可包含对还可包含对I/O信号的驱动及放大处理功能。信号的驱动及放大处理功能。5.1 存储器和存储器件存储器和存储器件6集电极开路或三态输出缓冲器集电极开路或三态输出缓冲器为了扩充存储器系统的容量，常常需要将几片为了扩充存储器系统的容量，常常需要将几片RAM芯片的数据线并联使用或与双向的数据线芯片的数据线并联使用或与双向的数据线相连，这就要用到集电极开路或三态输出缓冲相连，这就要用到集电极开路或三态输出缓冲器。器。7

18、其它外围电路其它外围电路对不同类型的存储器系统，有时，还专门需要对不同类型的存储器系统，有时，还专门需要一些特殊的外围电路，如动态一些特殊的外围电路，如动态RAM中的预充电中的预充电及刷新操作控制电路等，这也是存储器系统的及刷新操作控制电路等，这也是存储器系统的重要组成部分。重要组成部分。 5.1 存储器和存储器件存储器和存储器件四四 随机存取存储器随机存取存储器RAMRAM(Random Access Memory)意指随机存意指随机存取存储器，其工作特点是：在微机系统的工作取存储器，其工作特点是：在微机系统的工作过程中，可以随机地对其中的各个存储单元进过程中，可以随机地对其中的各个存储单元

19、进行读写操作。读写存储器分为静态行读写操作。读写存储器分为静态RAM与动与动态态RAM两种。两种。 5.1 存储器和存储器件存储器和存储器件1. 静态静态RAM（SRAM）VC C(+ 5V)T3T2T1T4VC CT3T1T4T2X地 址译 码 线ABD0D0T5T6T7T8(I/O)I/O接Y地 址 译 码 器AB静态静态RAMRAM的基本存储单元是由两个增强型的的基本存储单元是由两个增强型的NM0SNM0S反相器交反相器交叉耦合而成的触发器，每个基本的存储单元由六个叉耦合而成的触发器，每个基本的存储单元由六个MOSMOS管管构成，所以，静态存储电路又称为六管静态存储电路。构成，所以，静态

20、存储电路又称为六管静态存储电路。 5.1 存储器和存储器件存储器和存储器件SRAM的基本存储单元是触发器电路的基本存储单元是触发器电路每个基本存储单元存储二进制数一位每个基本存储单元存储二进制数一位许多个基本存储单元形成行列存储矩阵许多个基本存储单元形成行列存储矩阵每个存储单元存放多位（每个存储单元存放多位（4、8、16等）等）每个存储单元具有一个地址每个存储单元具有一个地址SRAM 2114SRAM 6264典型芯片典型芯片第第5 5章：章：SRAM芯片芯片2114存储容量为存储容量为1024418个个引脚：引脚：10根地址线根地址线A9A04根数据线根数据线I/O4I/O1片选片选CS*读

21、写读写WE*123456789181716151413121110VccA7A8A9I/O1I/O2I/O3I/O4WE*A6A5A4A3A0A1A2CS*GNDSRAM 2114的功能的功能工作方式工作方式CS*WE*I/O4 I/O1未选中未选中读操作读操作写操作写操作10010高阻高阻输出输出输入输入第第5 5章：章：SRAM芯片芯片6264存储容量为存储容量为8K828个个引脚：引脚：13根地址线根地址线A12A08根数据线根数据线D7D0片选片选CS1*、CS2读写读写WE*、OE*+5VWE*CS2A8A9A11OE*A10CS1*D7D6D5D4D3NCA12A7A6A5A4A3

22、A2A1A0D0D1D2GND12345678910111213142827262524232221201918171615SRAM 6264的功能的功能工作方式工作方式CS1*CS2WE*OE*D7 D0未选中未选中未选中未选中读操作读操作写操作写操作1000110110高阻高阻高阻高阻输入输入输出输出2. 动态动态RAM 利用电容存储电荷的原理来保存信息，它将晶体管结利用电容存储电荷的原理来保存信息，它将晶体管结电容的充电状态和放电状态分别作为电容的充电状态和放电状态分别作为1 1和和0 0。DRAMDRAM的基的基本存储单元是单个场效应管及其极间电容本存储单元是单个场效应管及其极间电容必

23、须配备必须配备“读出再生放大电路读出再生放大电路”进行刷新进行刷新每次同时对一行的存储单元进行刷新每次同时对一行的存储单元进行刷新每个基本存储单元存储二进制数一位每个基本存储单元存储二进制数一位许多个基本存储单元形成行列存储矩阵许多个基本存储单元形成行列存储矩阵DRAMDRAM一般采用一般采用“位结构位结构”存储体：存储体： 每个存储单元存放一位每个存储单元存放一位 需要需要8 8个存储芯片构成一个字节单元个存储芯片构成一个字节单元 每个字节存储单元具有一个地址每个字节存储单元具有一个地址DRAM 2164典型芯片典型芯片第第5 5章：章：DRAM芯片芯片2164存储容量为存储容量为64K11

24、6个个引脚：引脚：8根地址线根地址线A7A0,用来分用来分时接收时接收CPU送来的送来的8位行、位行、列地址列地址 2根数据线根数据线DIN ，DOUT RAS 行地址选择，行地址选择， CAS列地址选择列地址选择读写读写WE*VssCASDOUTA6A3A4A5A7RAS1234567816151413121110 9N/CDINWERASA0A2A1VDD5.1 存储器和存储器件存储器和存储器件组成单元组成单元速度速度集成度集成度应用应用SRAM触发器触发器快快低低小容量系统小容量系统DRAM极间电容极间电容慢慢高高大容量系统大容量系统NVRAM带微型电池带微型电池慢慢低低小容量非易失小容

25、量非易失5.1 存储器和存储器件存储器和存储器件5只读存储器只读存储器ROM 指在微机系统的在线运行过程中，只能指在微机系统的在线运行过程中，只能对其进行读操作，而不能进行写操作的一类存对其进行读操作，而不能进行写操作的一类存储器，因此一个显著的特点储器，因此一个显著的特点是非易失性是非易失性。用于。用于存取不需要经常改变的信息。在不断发展变化存取不需要经常改变的信息。在不断发展变化的过程中，的过程中，ROMROM器件也产生了掩模器件也产生了掩模ROMROM、PROMPROM、EPROMEPROM、EEPROMEEPROM等各种不同类型。等各种不同类型。 5.1 存储器和存储器件存储器和存储器

26、件掩膜掩膜ROM：信息制作在芯片中，不可更改信息制作在芯片中，不可更改可编程可编程ROM（PROM）：）：允许一次编程，此后允许一次编程，此后不可更改，写入过程称为固化程序不可更改，写入过程称为固化程序EPROM：用紫外光擦除，擦除后可编程；并用紫外光擦除，擦除后可编程；并允许用户多次擦除和编程允许用户多次擦除和编程EPROM顶部开有一个圆形的石英窗口，用于紫外线透顶部开有一个圆形的石英窗口，用于紫外线透过擦除原有信息过擦除原有信息一般使用专门的编程器（烧写器）编程一般使用专门的编程器（烧写器）编程编程后，应该贴上不透光封条编程后，应该贴上不透光封条出厂未编程前，每个基本存储单元都是信息出厂未

27、编程前，每个基本存储单元都是信息 “1”编程就是将某些单元写入信息编程就是将某些单元写入信息0EPROM 2716EPROM 2764EPROM芯片芯片2716存储容量为存储容量为2K824个个引脚：引脚：11根地址线根地址线A10A08根数据线根数据线DO7DO0片选片选/编程编程CE*/PGM读写读写OE*编程电压编程电压VPPVDDA8A9VPPOE*A10CE*/PGMDO7DO6DO5DO4DO3123456789101112242322212019181716151413A7A6A5A4A3A2A1A0DO0DO1DO2VssEPROM芯片芯片2764存储容量为存储容量为8K828

28、个个引脚：引脚：13根地址线根地址线A12A08根数据线根数据线D7D0片选片选CE*编程编程PGM*读写读写OE*编程电压编程电压VPPVppA12A7A6A5A4A3A2A1A0D0D1D2GNDVccPGM*NCA8A9A11OE*A10CE*D7D6D5D4D312345678910111213142827262524232221201918171615EPROM 2764的功能的功能工作方式工作方式CE*OE*PGM*A9VPPDO7 DO0读出读出0015V输出输出读出禁止读出禁止0115V高阻高阻待用待用15V高阻高阻Intel标识标识0012V15V输出编码输出编码标准编程标准

29、编程01负脉冲负脉冲25V输入输入Intel编程编程01负脉冲负脉冲25V输入输入编程校验编程校验00125V输出输出编程禁止编程禁止125V高阻高阻EEPROM（E2PROM）：）：采用加电方法在线进采用加电方法在线进行擦除和编程，行擦除和编程，用加电方法，进行在线（无需拔下，直接在电用加电方法，进行在线（无需拔下，直接在电路中）擦写（擦除和编程一次完成）。也可多路中）擦写（擦除和编程一次完成）。也可多次擦写次擦写有字节擦写、块擦写和整片擦写方法有字节擦写、块擦写和整片擦写方法并行并行EEPROMEEPROM：多位同时进行：多位同时进行串行串行EEPROMEEPROM：只有一位数据线：只有一

30、位数据线EEPROM芯片芯片2817A存储容量为2K828个引脚：11根地址线A10A08根数据线I/O7I/O0片选CE*读写OE*、WE*状态输出RDY/BUSY* R/BNC A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND VCC WE NC A8 A9 NC OE A10 CE D7 D6 D5 D4 D3 1 28 2 27 3 26 4 25 5 24 6 23 7 22 8 21 9 20 10 19 11 18 12 17 13 16 14 15 EEPROM芯片芯片2864A存储容量为8K828个引脚：13根地址线A12A08根数据线I/O7I/O0

31、片选CE*读写OE*、WE*VccWE*NCA8A9A11OE*A10CE*I/O7I/O6I/O5I/O4I/O3NCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GND123456789101112131428272625242322212019181716155.1 存储器和存储器件存储器和存储器件Flash Memory（闪存）：能够快速擦写的（闪存）：能够快速擦写的EEPROM，但只能按块（，但只能按块（Block）擦除）擦除 快擦型存储器是不用电池供电的、高速耐用的非易快擦型存储器是不用电池供电的、高速耐用的非易失性半导体存储器，它以性能好、功耗低、体积小、失性半导

32、体存储器，它以性能好、功耗低、体积小、重量轻等特点活跃于便携机重量轻等特点活跃于便携机( (膝上型、笔记本型等膝上型、笔记本型等) )存储器市场，但价格较贵。存储器市场，但价格较贵。 快擦型存储器具有快擦型存储器具有EEPROMEEPROM的特点，又可在计算机内的特点，又可在计算机内进行擦除和编程，它的读取时间与进行擦除和编程，它的读取时间与DRAMDRAM相似，而写相似，而写时间与磁盘驱动器相当。快擦型存储器有时间与磁盘驱动器相当。快擦型存储器有5V5V或或12V12V两两种供电方式。对于便携机来讲，用种供电方式。对于便携机来讲，用5V5V电源更为合适。电源更为合适。快擦型存储器操作简便，编

33、程、擦除、校验等工作快擦型存储器操作简便，编程、擦除、校验等工作均已编成程序，可由配有快擦型存储器系统的中央均已编成程序，可由配有快擦型存储器系统的中央处理机予以控制。处理机予以控制。 5.1 存储器和存储器件存储器和存储器件习题与思考：习题与思考：1试说明存储器系统的主要性能指标。试说明存储器系统的主要性能指标。2术语术语“非易失性存储器非易失性存储器”是什么意思？是什么意思？PROM和和EPROM分别代表什么意思？分别代表什么意思？3微型计算机中常用的存储器有哪些类型？微型计算机中常用的存储器有哪些类型？它们各有何特点？分别适用于哪些场合？它们各有何特点？分别适用于哪些场合？4计算机的电源

34、掉电后再接电时（系统中无计算机的电源掉电后再接电时（系统中无掉电保护装置），存储在各类存储器中的信息掉电保护装置），存储在各类存储器中的信息是否仍能保存？是否仍能保存？ 5.2 存储器芯片与 CPU的连接及其扩展 微机系统的规模、应用场合不同，对存储微机系统的规模、应用场合不同，对存储器系统的容量、类型的要求也必不相同，一般器系统的容量、类型的要求也必不相同，一般情况下，需要用不同类型，不同规格的存储器情况下，需要用不同类型，不同规格的存储器芯片，通过适当的硬件连接，来构成所需要的芯片，通过适当的硬件连接，来构成所需要的存储器系统，这就是本节所需要讨论的内容。存储器系统，这就是本节所需要讨论的

35、内容。 5.2 存储器芯片与CPU的连接及其扩展一、一、 存储器芯片与存储器芯片与CPU的连接的连接 在微型系统中，在微型系统中，CPU对存储器进行读写操作，对存储器进行读写操作，首先要由地址总线给出首先要由地址总线给出地址信号地址信号，选择要进行，选择要进行读读/写操作的存储单元，然后通过控制总线发出写操作的存储单元，然后通过控制总线发出相应的相应的读读/写控制信号写控制信号，最后才能在数据总线上，最后才能在数据总线上进行进行数据交换数据交换。所以，存储器芯片与。所以，存储器芯片与CPU之间之间的连接，实质上就是其的连接，实质上就是其与系统总线的连接与系统总线的连接，包，包括：括： 地址线的

36、连接；地址线的连接； 数据线的连接；数据线的连接； 控制线的连接；控制线的连接；5.2 存储器芯片与CPU的连接及其扩展存储芯片与存储芯片与CPU总线的连接，有两个总线的连接，有两个很重要的问题：很重要的问题：CPU的总线负载能力的总线负载能力CPU能否带动总线上包括存储器在内的能否带动总线上包括存储器在内的连接器件？连接器件？存储芯片与存储芯片与CPU总线时序的配合总线时序的配合CPU能否与存储器的存取速度相配合？能否与存储器的存取速度相配合？5.2 存储器芯片与CPU的连接及其扩展CPU的总线驱动能力有限的总线驱动能力有限单向传送的地址和控制总线，可采用三单向传送的地址和控制总线，可采用三

37、态锁存器和三态单向驱动器等来加以锁态锁存器和三态单向驱动器等来加以锁存和驱动存和驱动双向传送的数据总线，可以采用三态双双向传送的数据总线，可以采用三态双向驱动器来加以驱动向驱动器来加以驱动5.2 存储器芯片与CPU的连接及其扩展分析存储器的存取速度是否满足分析存储器的存取速度是否满足CPU总线时序的要求总线时序的要求如果不能满足：如果不能满足：考虑更换存储芯片考虑更换存储芯片总线周期中插入等待状态总线周期中插入等待状态TW5.2 存储器芯片与CPU的连接及其扩展1. 存储芯片的存储芯片的数据线数据线2. 存储芯片的存储芯片的地址线地址线3. 存储芯片的存储芯片的片选端片选端4. 存储芯片的存储

38、芯片的读写控制线读写控制线5.2 存储器芯片与CPU的连接及其扩展若芯片的数据线正好若芯片的数据线正好8根：根：一次可从芯片中访问到一次可从芯片中访问到8位数据位数据全部数据线与系统的全部数据线与系统的8位数据总线相连位数据总线相连若芯片的数据线不足若芯片的数据线不足8根：根：一次不能从一个芯片中访问到一次不能从一个芯片中访问到8位数据位数据利用多个芯片扩充数据位利用多个芯片扩充数据位这个扩充方式简称这个扩充方式简称“数据宽度的扩充或位扩充数据宽度的扩充或位扩充”1. 数据线数据线2114（1）A9A0I/O4I/O1片选片选D3D0D7D4A9A02114（2）A9A0I/O4I/O1CEC

39、E多个位扩充的存储芯片的数据线多个位扩充的存储芯片的数据线连接于系统数据总线的不同位数连接于系统数据总线的不同位数其它连接都一样其它连接都一样这些芯片应被看作是一个整体这些芯片应被看作是一个整体常被称为常被称为“芯片组芯片组”位扩充位扩充5.2 存储器芯片与CPU的连接及其扩展芯片的地址线通常应全部与系统的低位芯片的地址线通常应全部与系统的低位地址总线相连地址总线相连寻址时，这部分地址的译码是在存储芯寻址时，这部分地址的译码是在存储芯片内完成的，我们称为片内完成的，我们称为“片内译码片内译码”2. 地址线地址线第第5 5章：章：片内译码片内译码A9A0存储芯片存储芯片000H001H002H3

40、FDH3FEH3FFH全全0全全1000000000000000000010000000010111111110111111111101111111111范围（范围（16进制进制)A9 A05.2 存储器芯片与CPU的连接及其扩展存储系统常需利用多个存储芯片扩充容量，存储系统常需利用多个存储芯片扩充容量，也就是扩充了主存储器也就是扩充了主存储器地址地址范围范围这种扩充简称为这种扩充简称为“地址扩充地址扩充”或或“字扩充字扩充”进行进行“地址扩充地址扩充”，需要利用存储芯片的，需要利用存储芯片的片选端对多个存储芯片（组）进行片选端对多个存储芯片（组）进行寻址寻址这个寻址方法，主要通过将存储芯片的

41、片这个寻址方法，主要通过将存储芯片的片选端与系统的选端与系统的高位地址线高位地址线相关联来实现相关联来实现3. 片选片选（字扩充）（字扩充）片选端片选端D7D0A19A10A9A0A9A0D7D0CE1K8（1）A9A0D7D0CE译码器000000000100000000001K8（2）A19 A18 A17 A16 A15 A14A0 全全0全全1D7D027256EPROMA14A0CE第第5 5章：章：片选端常有效片选端常有效n令芯片（组）的片选端常有效令芯片（组）的片选端常有效n不与系统的高位地址线发生联系不与系统的高位地址线发生联系n芯片（组）总处在被选中的状态芯片（组）总处在被选

42、中的状态n虽简单易行、但无法再进行地址虽简单易行、但无法再进行地址扩充，会出现扩充，会出现“地址重复地址重复” 表示任意（表示任意（0或或1均可）均可）第第5 5章：章：地址重复地址重复地址重复：一个存储单元具有多个存储地址地址重复：一个存储单元具有多个存储地址原因：有些高位地址线没有用、可任意原因：有些高位地址线没有用、可任意使用地址：出现地址重复时，常选取其中既使用地址：出现地址重复时，常选取其中既好用、又不冲突的一个好用、又不冲突的一个“可用地址可用地址”例如：例如：00000H 07FFFH选取一个可用地址的原则：高位地址全为选取一个可用地址的原则：高位地址全为0高位地址译码才更好5.

43、2 存储器芯片与CPU的连接及其扩展译码：将某个特定的译码：将某个特定的“编码输入编码输入”翻译为翻译为唯一唯一“有效输出有效输出”的过程的过程译码电路可以使用译码电路可以使用门电路组合逻辑门电路组合逻辑译码电路更多的是采用集成译码电路更多的是采用集成译码器译码器常用的常用的2:4译码器：译码器： 74LS139常用的常用的3:8译码器：译码器： 74LS138常用的常用的4:16译码器：译码器：74LS154译码和译码器译码和译码器5.2 存储器芯片与CPU的连接及其扩展（2）常用的译码方法：全译码、部分译码、）常用的译码方法：全译码、部分译码、线译码线译码全译码：全译码：所有的系统地址线均

44、参与对存储所有的系统地址线均参与对存储单元的译码寻址，包括单元的译码寻址，包括片内译码：片内译码：低位地址线对芯片内各存储单元的低位地址线对芯片内各存储单元的译码寻址译码寻址片选译码：片选译码：高位地址线对存储芯片的译码寻址高位地址线对存储芯片的译码寻址采用全译码，采用全译码，每个存储单元的地址都是唯每个存储单元的地址都是唯一的，一的，不存在地址重复不存在地址重复译码电路可能比较复杂、连线也较多译码电路可能比较复杂、连线也较多全译码示例全译码示例A15 A14A13A16CBAE3138 2764A19A18A17A12A0CEY6E2E1IO/M1C000H1DFFFH全全0全全10 0 0

45、 1 1 1 00 0 0 1 1 1 0地址范围地址范围A12 A0A19A18A17A16A15A14 A135.2 存储器芯片与CPU的连接及其扩展部分译码：部分译码：只有部分高位地址线参与对存只有部分高位地址线参与对存储芯片的译码储芯片的译码每个存储单元将对应多个地址每个存储单元将对应多个地址（地址重（地址重复），需要选取一个可用地址复），需要选取一个可用地址可简化译码电路的设计可简化译码电路的设计但系统的部分地址空间将被浪费但系统的部分地址空间将被浪费部分译码示例部分译码示例138A17 A16A11A0A14 A13A12(4)(3)(2)(1)2732273227322732CB

46、AE3E2E1IO/MCECECECEY0Y1Y2Y3A19 A15A14 A12A11 A0一个可用地址一个可用地址123410101010000001010011全全0 全全1全全0 全全1全全0 全全1全全0 全全120000H 20FFFH21000H 21FFFH22000H 22FFFH23000H 23FFFH5.2 存储器芯片与CPU的连接及其扩展线选译码：线选译码：只用少数几根高位地址线进行芯只用少数几根高位地址线进行芯片的译码，且每根负责选中一个芯片（组）片的译码，且每根负责选中一个芯片（组）虽构成简单，但地址空间严重浪费虽构成简单，但地址空间严重浪费必然会出现地址重复（一

47、个存储单元对应多必然会出现地址重复（一个存储单元对应多个存储地址）个存储地址）一个存储地址会对应多个存储单元一个存储地址会对应多个存储单元多个存储单元共用的存储地址不应使用多个存储单元共用的存储地址不应使用线选译码示例线选译码示例A14A12A0A13(1)2764(2)2764 CECEA19 A15A14 A13A12 A0一个可用地址一个可用地址121 00 1全全0 全全1全全0 全全104000H 05FFFH02000H 03FFFH切记： A14 A1300的情况不能出现00000H01FFFH的地址不可使用5.2 存储器芯片与CPU的连接及其扩展片选端译码小结片选端译码小结存储

48、芯片的片选控制端可以被看作是一根最高存储芯片的片选控制端可以被看作是一根最高位地址线位地址线在系统中，主要与地址发生联系：包括在系统中，主要与地址发生联系：包括地址空地址空间的选择间的选择（例如接系统的（例如接系统的IO/M*信号）和信号）和高位高位地址的译码选择地址的译码选择（与系统的高位地址线相关联）（与系统的高位地址线相关联）对一些存储芯片通过片选无效可关闭内部的输对一些存储芯片通过片选无效可关闭内部的输出驱动机制，起到降低功耗的作用出驱动机制，起到降低功耗的作用第第5 5章：章： 4. 存储芯片的读写控制存储芯片的读写控制芯片芯片OE*与系统的读命令线相连与系统的读命令线相连当芯片被选

49、中、且读命令有效时，当芯片被选中、且读命令有效时，存储芯片将开放并驱动数据到总线存储芯片将开放并驱动数据到总线芯片芯片WE*与系统的写命令线相连与系统的写命令线相连当芯片被选中、且写命令有效时，当芯片被选中、且写命令有效时，允许总线数据写入存储芯片允许总线数据写入存储芯片二、二、 应用举例应用举例 1.SRAM使用举使用举例例 用用4个个4K8的芯片构成的芯片构成16K的的SRAM子系统子系统数据驱动：数据驱动：OEA19A14：模块选择：模块选择A13A12：片选：片选A11A0：片内地址：片内地址写信号进行读写控制写信号进行读写控制4片片4K8b的的SRAM问题：假设模块选择问题：假设模块

50、选择Y0，则存储器，则存储器的地址范围是多少？的地址范围是多少？三三 存储芯片的扩展存储芯片的扩展位扩充（数据宽度的扩充）位扩充（数据宽度的扩充） 当实际存储芯片每个单元的位数和系统当实际存储芯片每个单元的位数和系统需要内存单元字长不等时采用的方法。需要内存单元字长不等时采用的方法。 字扩充（字节数的扩充）字扩充（字节数的扩充） 当存储芯片上每个存储单元的字长已满当存储芯片上每个存储单元的字长已满足要求，但存储单元的个数不够，需要增加足要求，但存储单元的个数不够，需要增加的是存储单元的数量，就称为字扩展。的是存储单元的数量，就称为字扩展。 字位扩充字位扩充 需要同时进行位扩充和字扩充才能满足需

51、要同时进行位扩充和字扩充才能满足系统存储容量需求的方法称为字位扩充系统存储容量需求的方法称为字位扩充。 （字扩充）（字扩充）片选端片选端D7D0A19A10A9A0A9A0D7D0CE1K8（1）A9A0D7D0CE译码器000000000100000000001K8（2）2114（1）A9A0I/O4I/O1片选片选D3D0D7D4A9A02114（2）A9A0I/O4I/O1CECE多个位扩充的存储芯片的数据线多个位扩充的存储芯片的数据线连接于系统数据总线的不同位数连接于系统数据总线的不同位数其它连接都一样其它连接都一样这些芯片应被看作是一个整体这些芯片应被看作是一个整体常被称为常被称为“

52、芯片组芯片组”位扩充位扩充连接举例连接举例（ 1 1）1KB RAM1KB RAM与与CPUCPU的连接的连接（1 1）计算出所需的芯片数。）计算出所需的芯片数。（2 2）构成数据总线所需的位数和系统所需的容量。）构成数据总线所需的位数和系统所需的容量。（3 3）控制线，数据线，地址线对应相连。）控制线，数据线，地址线对应相连。用用10241位的芯片组成位的芯片组成1K RAM的方框图的方框图 A0 A9 D0 D7 8 I/O 7 I/O 6 I/O 5 I/O 4 I/O 3 I/O 2 I/O 1 10241 I/O 地址线 数据线 用用2564位的芯片组成位的芯片组成1K RAM的方框

53、图的方框图A8A9A0A7D0D7地址线数据线A0 CE 4 I/OA0 CE 32564A7 I/OA0 CE 6 I/OA0 CE 52564A7 I/OA0 CE 8 I/OA0 CE 72564A7 I/OA0 CE 2 I/OA0 CE 12564A7 I/O译码器4KB RAM的连接(2114，1K 4)（1）计算出所需的芯片数（2）构成数据总线所需的位数和系统所需的容量（3）控制线，数据线，地址线的连接：有线选方式、局部译码选择方式和全局译码选择方式之分。 线选方式地址分布线选方式地址分布A15 A14 A13 A12 A11 A10A15 A14 A13 A12 A11 A10

54、地址分布地址分布0 0 1 1 1 00 0 1 1 1 0第一组：第一组： 3800H3BFFH3800H3BFFH0 0 1 1 0 10 0 1 1 0 1第二组：第二组： 3400H07FFH3400H07FFH0 0 1 0 1 10 0 1 0 1 1第三组：第三组： 2C00H2FFFH2C00H2FFFH0 0 0 1 1 10 0 0 1 1 1第四组：第四组： 1C00H1FFFH1C00H1FFFH 用用2114芯片组成芯片组成4K RAM线选控制译码结构图线选控制译码结构图 A9A0 D7D0 A9A0 CS OE 2114 WE D7D0 A9A0 D7D0 A9A0

55、 CS OE 2114 WE D7D0 A9A0 D7D0 A9A0 CS OE 2114 WE D7D0 A9A0 D7D0 A9A0 CS OE 2114 WE D7D0 A13 A12 A11 A10 A9A0 D7D0 WE RD 用用21142114芯片组成芯片组成4K RAM4K RAM局部译码结构图局部译码结构图 A9A0 D7D0 A9A0 CS 2114 WE D7D0 译码器 A9A0 D7D0 A9A0 CS 2114 WE D7D0 A9A0 D7D0 A9A0 CS 2114 WE D7D0 A9A0 D7D0 A9A0 CS 2114 WE D7D0 A9A0 D7

56、D0 A9A0 CS 2114 WE D7D0 A15 A12 A11 A10 A9A0 IO/M CPU WE D7D0 用用2114芯片组成芯片组成4K RAM全局译码结构图全局译码结构图 A9A0 D7D0 A9A0 CS 2114 WE D7D0 6：64译 码 器 A9A0 D7D0 A9A0 CS 2114 WE D7D0 A9A0 D7D0 A9A0 CS 2114 WE D7D0 A9A0 D7D0 A9A0 CS 2114 WE D7D0 A9A0 D7D0 A9A0 CS 2114 WE D7D0 A9A0 D7D0 A9A0 CS 2114 WE D7D0 A15A10

57、A9A0 IO/M CPU WE D7D0 32K8的的SRAM芯片芯片622561 12 23 34 45 56 67 78 89 91010111112121313141415151616171718181919202021212222232324242525262627272828A14A14A12A12A7A7A6A6A5A5A4A4A3A3A2A2A1A1A0A0D0D0D1D1D2D2GNDGNDD3D3D4D4D5D5D6D6D7D7CSCSA10A10OEOEA11A11A9A9A8A8A13A13WEWEVccVcc6225662256引脚图引脚图A14A14A13A13A1

58、2A12A11A11A10A10A9A9A8A8A7A7A6A6A5A5A4A4A3A3A2A2A1A1A0A0OEOECSCSWEWED7D7D6D6D5D5D4D4D3D3D2D2D1D1D0D06225662256逻辑图逻辑图EPROM 2716的功能的功能工作方式工作方式CE*/PGMOE*VCCVPPDO7 DO0待用待用15V5V高阻高阻读出读出005V5V输出输出读出禁止读出禁止015V5V高阻高阻编程写入编程写入正脉冲正脉冲15V25V输入输入编程校验编程校验005V25V输出输出编程禁止编程禁止015V25V高阻高阻门电路译码门电路译码A1A0F0 F1 F2 F3A19A1

59、8A17A16A15（b）（a）A0Y0Y1Y译码器译码器74LS1381 12 23 34 45 56 67 78 89 91010111112121313141415151616A AB BC CE1E1E2E2E3E3Y7Y7GNDGNDY6Y6Y5Y5Y4Y4Y3Y3Y2Y2Y1Y1Y0Y0VccVcc74LS13874LS138引脚图引脚图Y0Y0Y1Y1Y2Y2Y3Y3Y4Y4Y5Y5Y6Y6Y7Y7E3E3E2E2E1E1C CB BA A74LS13874LS138原理图原理图74LS138的功能表的功能表片选输入片选输入编码输入编码输入输出输出E3 E2* E1*C B AY

60、7* Y0*1 0 00 0 011111110（仅（仅Y0*有效）有效）0 0 111111101（仅（仅Y1*有效）有效）0 1 011111011（仅（仅Y2*有效）有效）0 1 111110111（仅（仅Y3*有效）有效）1 0 011101111（仅（仅Y4*有效）有效）1 0 111011111（仅（仅Y5*有效）有效）1 1 010111111（仅（仅Y6*有效）有效）1 1 101111111（仅（仅Y7*有效）有效）非上述情况非上述情况11111111（全无效）（全无效） 5.35.3微机系统中微机系统中存储器的体系结构存储器的体系结构 微机系统中，整个存储器体系采用曾微机系