数字电子技术基础第四版组合逻辑电路解析PPT学习教案

1、会计学1数字电子技术基础第四版组合逻辑电路数字电子技术基础第四版组合逻辑电路解析解析2数字电路数字电路组合逻辑电路：组合逻辑电路：t时刻输出仅与时刻输出仅与t时刻时刻 输入有关，与输入有关，与t以前的以前的 状态无关。状态无关。时序逻辑电路：时序逻辑电路：t时刻输出不仅与时刻输出不仅与t时刻时刻 输入有关，还与电路过输入有关，还与电路过 去的状态有关。去的状态有关。2第2页/共70页3组合电路范畴：组合电路范畴：时序电路范畴：时序电路范畴：加法器、译码器、编码器、数据选择器、只读存储器加法器、译码器、编码器、数据选择器、只读存储器计数器、寄存器、动态存储器计数器、寄存器、动态存储器组合电路是时

2、序电路的一部分组合电路是时序电路的一部分3第3页/共70页4组合电路：组合电路：组合逻辑组合逻辑 电路电路1a2ana1y2ymy组合逻辑电路的框图组合逻辑电路的框图)(AFY ）aa(afy)aa(afy)aa(afynmmnn21212221114第4页/共70页5组合电路的特点：组合电路的特点：1.输出仅由输入决定，与电路之前状态无关输出仅由输入决定，与电路之前状态无关；2.电路结构中电路结构中无无反馈环路（无记忆）；反馈环路（无记忆）；3.能用基本门构成，即任何组合逻辑电路都能用基本门构成，即任何组合逻辑电路都能用三种基本门实现。能用三种基本门实现。5第5页/共70页64.2 组合逻辑

3、电路的 分析和设计6第6页/共70页74.2.1 组合逻辑电路的分析组合逻辑电路的分析7第7页/共70页8逻辑图逻辑图逻辑表逻辑表达式达式 1 1 最简与或最简与或表达式表达式 2 2 1 23()()()()YYY YABBCACYABBCAC例例1：8第8页/共70页9A B CY0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100010111最简与或最简与或表达式表达式 3 真值表真值表 3 4 电路的逻电路的逻辑功能辑功能当输入A、B、C中有2个或3个为1时，输出Y为1，否则输出Y为0。所以这个电路实际上是一种3人表决用的组合电路：只要有2票或3票同意，

4、表决就通过。 4 YABBCAC9第9页/共70页10例例2：功能：输入不一致鉴别器功能：输入不一致鉴别器第10页/共70页11例例3：1ZAC2ZBC功能：可控的两位二功能：可控的两位二进制原码至反码的变进制原码至反码的变换电路。换电路。第11页/共70页12例例4：12133()()()()ZABABZZZABZABA B函数表达式函数表达式：真值表：真值表：电路功能：电路功能： 一位数字比较器一位数字比较器123111ABZABZABZ12第12页/共70页13例例5 (P162)第13页/共70页144.2.2 组合逻辑电路的设计组合逻辑电路的设计二、设计步骤二、设计步骤一、设计任务一

5、、设计任务 用基本逻辑门设计出能完成实际问题用基本逻辑门设计出能完成实际问题 或命题要求的电路。或命题要求的电路。14第14页/共70页15例例1： 设计一个监视交通信号灯工作状态的逻辑设计一个监视交通信号灯工作状态的逻辑电路。当信号灯发生故障时发出信号提醒工作人电路。当信号灯发生故障时发出信号提醒工作人员进行维修。员进行维修。15第15页/共70页161. 抽象抽象RAGRAGGRAAGRGARZ输入变量输入变量:红（红（R）、黄（）、黄（A）、绿（）、绿（G） 规定灯亮时为规定灯亮时为“1”，不亮时为，不亮时为“0”输出变量：故障信号（输出变量：故障信号（Z） 规定正常工作时规定正常工作时

6、Z=0，故障时，故障时Z=12. 列出真值列出真值表表3. 写出逻辑表达式写出逻辑表达式16第16页/共70页174. 化简化简5. 最简与或表达式最简与或表达式AGRGRAGARZ6. 画出电路图画出电路图17第17页/共70页1818例例2： 码制转换电路的设计。码制转换电路的设计。 要求：输入为三位二进制码，要求：输入为三位二进制码， 输出为格雷码。输出为格雷码。解：解：1）真值表）真值表第18页/共70页19192）化简）化简3）逻辑图）逻辑图第19页/共70页204.3 若干常用的组合逻辑电路20第20页/共70页214.3.1 编码器编码器编码的任务：编码的任务：把原始数据、指令或

7、标志信把原始数据、指令或标志信 号变换成该系统所采用的号变换成该系统所采用的数数 码制。码制。编码器：编码器：把指令或状态等转换为与其对应把指令或状态等转换为与其对应 的二进制信息代码的电路。的二进制信息代码的电路。 普通编码器普通编码器 优先编码器优先编码器21第21页/共70页22第22页/共70页23一、二进制编码器一、二进制编码器 设：编码器有设：编码器有M个输入，在这个输入，在这M个输入中，个输入中，只有一个输入为有效电平，其余只有一个输入为有效电平，其余M-1个输个输入均为无效电平。有入均为无效电平。有N个输出。则二者之个输出。则二者之间满足间满足M2N的关系。的关系。例：例：设计

8、一个编码器，要求把设计一个编码器，要求把07这这8个十进制个十进制数编成二进制代码。用与非门实现。（假设有数编成二进制代码。用与非门实现。（假设有效电平为低电平）效电平为低电平）二进制编码器二进制编码器将一般信号编为二进制代将一般信号编为二进制代 码的电路。码的电路。第23页/共70页24有效电平为有效电平为 0约束条件：约束条件：241ijII解：解：1）确定二进制代码的位数）确定二进制代码的位数 M=8=2M=8=23 3 N=3 N=3 2 2）列出编码表）列出编码表 第24页/共70页2525第25页/共70页263）写出对应的逻辑表达式：写出对应的逻辑表达式：26245674 5 6

9、7123672 3 67013571 3 5 7()()()YIIIII I I IYIIIII I I IYIIIII I I I4）画逻辑图）画逻辑图第26页/共70页27画逻辑图：画逻辑图：27第27页/共70页28二、二、8421BCD码编码器（二码编码器（二十进制编码器）十进制编码器）输出：四位二进制代码输出：四位二进制代码输入：输入：09共十种状态共十种状态解：解：1）确定二进制代码的位数。）确定二进制代码的位数。 M=10 由由M2N 得得N=4 2）列编码表）列编码表第28页/共70页29第29页/共70页303）写出逻辑表达式：写出逻辑表达式：3898 9245674 5 6

10、7123672 3 67013571 3 5 7()()()()YIII IYIIIII I I IYIIIII I I IYIIIII I I I4）画逻辑图（略）画逻辑图（略）第30页/共70页3131三、优先编码器三、优先编码器8线-3线优先编码器 74HC1481、功能表、功能表 输入输入： ,共共8个输入端个输入端 （脚注号码越大，优先（脚注号码越大，优先 权越高），低电平有效权越高），低电平有效。输出输出：选通输入端选通输入端(片选端片选端):选通输出端选通输出端:扩展输出端扩展输出端:07II 210YYY 、 、S SYEXY第31页/共70页3232第32页/共70页3374

11、HC148内部结构内部结构低电平33第33页/共70页34例：例：用两片用两片74HC148优先编码器组成一个优先编码器组成一个16线线-4线优先编码器，将线优先编码器，将 16个低电平输入信号个低电平输入信号编为编为00001111共共16个个4位二进制代码。其中位二进制代码。其中 的的优先权最高，优先权最高， 的优先权最低。的优先权最低。15A34015AA0A第34页/共70页3535第35页/共70页36364.3.2 4.3.2 译码器译码器译码译码：把二进制数码：把二进制数码“翻译翻译”成十进制数码或成十进制数码或“翻翻译译”成其他形式的代码或控制电平。成其他形式的代码或控制电平。

12、对于译码器输入端的某一种组合，只有一个输出端为对于译码器输入端的某一种组合，只有一个输出端为有效电平，其余输出端均为相反电平。有效电平，其余输出端均为相反电平。第36页/共70页3737一、二进制译码器一、二进制译码器第37页/共70页38382）真值表）真值表第38页/共70页39393）逻辑表达式：）逻辑表达式：70127201221012100120mAAAYmAAAYmAAAYmAAAY.4）画逻辑电路图）画逻辑电路图 1、二极管译码矩阵、二极管译码矩阵 2、用与非门构成的译码器、用与非门构成的译码器第39页/共70页4040二极管译码矩阵二极管译码矩阵第40页/共70页4141低电平

13、输出附加控制端用与非门构成的译码器用与非门构成的译码器第41页/共70页4242二、中规模集成译码器二、中规模集成译码器74HC1381、逻辑符号、逻辑符号译码输入译码输入使能输入使能输入译码输出译码输出低位高位第42页/共70页434332SS 01234567YYYYYYYY2、74HC138的功能表：的功能表：第43页/共70页4402100121012210272107()()().()YA A AmYA A AmYA A AmYA A Am3. 逻辑表达式：逻辑表达式：第44页/共70页45第45页/共70页46第46页/共70页47例例1：三、用译码器构成函数发生器三、用译码器构成

14、函数发生器P186请写出请写出Y的逻辑函数式的逻辑函数式345()YY Y Y345YYY345(3,4,5)mmmmYA BCAB CAB C第47页/共70页48例例2：用：用74138构成下构成下 列函数发生器：列函数发生器：12()YAB CA BCYABBC解：解：12(1,2,3,5)(3,6,7)YmYm第48页/共70页494.3.3 4.3.3 数据选择器数据选择器数据选择器数据选择器是一个多输入、单输出的组合电路，是一个多输入、单输出的组合电路，它的功能类似于一个多档开关。它的功能类似于一个多档开关。第49页/共70页50一、双四选一数据选择器一、双四选一数据选择器7415

15、31、逻辑图、逻辑图第50页/共70页512、逻辑符号（半片）、逻辑符号（半片）S=1无论无论D3D0为何值，选择器不工作。为何值，选择器不工作。0可以传送数据。可以传送数据。2）A1A0 数据选择端，相当于地址。数据选择端，相当于地址。1）S使能输入使能输入注意：注意：3）D3D0 数据输入端。数据输入端。第51页/共70页523、功能表、功能表4、逻辑函数式、逻辑函数式3001122330iiiYm Dm Dm Dm Dm D第52页/共70页53 70126012501240123012201210120012DAAADAAADAAADAAADAAADAAADAAADAAAY)()()(

16、)()()()()(第53页/共70页54N 第54页/共70页55 ( , ,)(1,3,5,6)F A B Cm FA B CA BCAB CABC012301mmA mA m 00112233DmD mDmDm0 ()B CAA B CABCA BC第55页/共70页56 0123Fm CmCm Cm C第56页/共70页574.3.4 4.3.4 加法器加法器一、一位加法器一、一位加法器1. 半加器半加器定义：定义：半加半加两个一位二进制数相加，不考虑进位输入。两个一位二进制数相加，不考虑进位输入。半加器半加器实现半加逻辑的电路实现半加逻辑的电路设计步骤：设计步骤：1）输入变量）输入变

17、量A,B表示两个一位二进制数。表示两个一位二进制数。 输出变量输出变量S相加后的和数。相加后的和数。 输出变量输出变量CO 向高位的进位数。向高位的进位数。第57页/共70页582）真值表）真值表3）逻辑函数式）逻辑函数式SA BABABCOAB4）逻辑图）逻辑图第58页/共70页592. 全加器全加器定义：定义：全加全加两个同位的加数和来自低位的进位数三者相加。两个同位的加数和来自低位的进位数三者相加。全加器全加器实现全加逻辑的电路。实现全加逻辑的电路。第59页/共70页60设计步骤：设计步骤：1）输入变量）输入变量 Ai, BiA、B两个数的第两个数的第i位。位。 Ci-1来自低位的进位。来自低位的进位。 输出变量输出变量 Si 本位数和。本位数和。 Ci 向相邻高位的进位数。向相邻高位的进位数。2）真值表）真值表(1,2,4,7)(3,5,6,7)iiSmCm3）逻辑函数式）逻辑函数式第60页/共70页614）逻辑图）逻辑图第61页/共70页62第62页/共70页6312133()()()()ZABABZZZABZABA B函数表达式函数表达式：真值表