微机原理及接口技术第7章

1、第第7 7章章 半导体存储器及其接口半导体存储器及其接口教学重点n 芯片SRAM 2114和DRAM 4116n 芯片EPROM 2764和EEPROM 2817An SRAM、EPROM与与CPU的连接的连接7.1 半导体存储器概述n除采用磁、光原除采用磁、光原理的辅存外，其理的辅存外，其它存储器主要都它存储器主要都是采用半导体存是采用半导体存储器储器n本章介绍采用半本章介绍采用半导体存储器及其导体存储器及其组成主存的方法组成主存的方法CPU寄存器寄存器CACHE主存（内存）主存（内存）辅存（外存）辅存（外存）7.1.1 半导体存储器的分类n按用途分类按用途分类n内部存储器（内存、主存）内部

2、存储器（内存、主存）n外部存储器（外存、辅存）外部存储器（外存、辅存）n按存储介质分类按存储介质分类n半导体集成电路存储器半导体集成电路存储器n磁存储器磁存储器n光存储器光存储器7.1.1 半导体存储器的分类（续）n按制造工艺按制造工艺n双极型：双极型：速度快速度快、集成度低、功耗大、集成度低、功耗大nMOS型：速度慢、集成度高、型：速度慢、集成度高、功耗低功耗低n按使用属性按使用属性n随机存取存储器随机存取存储器RAM：可读可写可读可写、断电丢失、断电丢失n只读存储器只读存储器ROM：正常只读、：正常只读、断电不丢失断电不丢失详细分类，请看图示图7.1 半导体存储器的分类半导体半导体存储器存

3、储器只读存储器只读存储器 （ROM）随机存取存储器随机存取存储器（RAM）静态静态RAM（SRAM）动态动态RAM（DRAM） 非易失非易失RAM（NVRAM）掩膜式掩膜式MROM一次性可编程一次性可编程ROM（PROM） 紫外线擦除可编程紫外线擦除可编程ROM（EPROM）电擦除可编程电擦除可编程ROM（EEPROM）详细展开，注意对比7.1.2 存储器的主要性能参数n存储容量存储容量n对于对于M位地址总线、位地址总线、N位数据总线的半导体存储器位数据总线的半导体存储器芯片的存储容量则为芯片的存储容量则为2MN位位芯片的芯片的n存储容量存储容量2MN存储单元数存储单元数存储单元的位数存储单元

4、的位数n存取速度存取速度n存取时间存取时间(Access Time)TA：启动一次存储器操作，：启动一次存储器操作，到完成该操作所经历的时间到完成该操作所经历的时间n存储周期存储周期(Memory Cycle)TMC：为连续进行两次：为连续进行两次独立的存储器操作之间所需的最小时间间隔独立的存储器操作之间所需的最小时间间隔n可靠性可靠性nMTBF(Mean Time Between Failures)，即平均，即平均故障间隔时间故障间隔时间来衡量，来衡量，MTBF越长，可靠性越高越长，可靠性越高n性能价格比性能价格比7.1.3 微机存储系统机构l采用层次结采用层次结构的存储器构的存储器系统系统

5、CPU寄存器寄存器CACHE主存（内存）主存（内存）辅存（外存）辅存（外存）l用户对存储用户对存储器的要求器的要求7.2半导体存储器结构与原理n本节主要介绍典型半导体存储器芯本节主要介绍典型半导体存储器芯片的内部结构及其存储原理片的内部结构及其存储原理7.2.1 半导体存储器芯片的结构地地址址锁锁存存地地址址译译码码存储体存储体控制电路控制电路AB数数据据缓缓冲冲读读写写电电路路DBOE WE CS 存储体存储体n存储器芯片的主要部分，用来存储信息存储器芯片的主要部分，用来存储信息 地址译码电路地址译码电路n根据输入的地址编码来选中芯片内某个特定的存储单元根据输入的地址编码来选中芯片内某个特定

6、的存储单元 片选和读写控制逻辑片选和读写控制逻辑n选中存储芯片，控制读写操作选中存储芯片，控制读写操作 存储体n每个存储单元具有一个唯一的地址，可存储每个存储单元具有一个唯一的地址，可存储1位位（位片结构）或多位（字片结构）二进制数据（位片结构）或多位（字片结构）二进制数据n一个存储单元提供并行操作的位单元数称为存储一个存储单元提供并行操作的位单元数称为存储器的字长器的字长 n存储容量与地址、数据线个数有关：存储容量与地址、数据线个数有关：芯片的存储容量芯片的存储容量2MN存储单元数存储单元数存储单元的位数存储单元的位数 M：芯片的：芯片的地址线根数地址线根数 N：芯片的：芯片的数据线根数数据

7、线根数 地址译码电路译译码码器器A5A4A3A2A1A06301存储单元存储单元64个单元个单元行行译译码码A2A1A0710列译码列译码A3A4A501764个单元个单元单译码双译码单译码：单译码：使用一个译码电路对全部地址进行译使用一个译码电路对全部地址进行译码，经过字选择直接选中指定的存储单元，码，经过字选择直接选中指定的存储单元，各存储单元按一维方向排列（一列或一行）各存储单元按一维方向排列（一列或一行）双译码：双译码：将地址分为将地址分为X行和行和Y行两部分，用两个行两部分，用两个译码电路进行译码，产生行选择和列选择线，译码电路进行译码，产生行选择和列选择线，交叉为指定的存储单元。交

8、叉为指定的存储单元。双译码可减少译码线双译码可减少译码线例题例题：例题：用存储器芯片组成内存，在存储器芯片用存储器芯片组成内存，在存储器芯片内部存储单元采用矩阵排列，主要是可以节内部存储单元采用矩阵排列，主要是可以节省存储器芯片内部译码电路。省存储器芯片内部译码电路。若要组成若要组成512字节的内存，不用矩阵形式来组织这些单元字节的内存，不用矩阵形式来组织这些单元就需要就需要 条译码线，采用矩阵形式来排条译码线，采用矩阵形式来排列，译码线就可以降低到列，译码线就可以降低到 条。条。51248 片选和读写控制逻辑n片选端片选端CS或或CEn有效时，可以对该芯片进行读写操作有效时，可以对该芯片进行

9、读写操作n输出输出OEn控制读操作。有效时，芯片内数据输出控制读操作。有效时，芯片内数据输出n该控制端对应系统的读控制线该控制端对应系统的读控制线n写写WE（只有（只有RAM芯片或芯片或EEPROM芯片才芯片才有此引脚）有此引脚）n控制写操作。有效时，数据进入芯片中控制写操作。有效时，数据进入芯片中n该控制端对应系统的写控制线该控制端对应系统的写控制线例题例：某一例：某一SRAM芯片其容量芯片其容量2KB（2K*8），除），除电源和接地线之外，该芯片引出线的最小数电源和接地线之外，该芯片引出线的最小数目目 。A、24B、26C、20D、22D7.2.2 6管SRAM存储单元nT3、T4为放大管

10、，为放大管，T1、T2为有源负载为有源负载管。管。T5、T6是是行选门控管，当行选信号行选门控管，当行选信号为高电平时导通，使触发为高电平时导通，使触发器器A点与原码数据线点与原码数据线D接接通，通，B点与反码数据线点与反码数据线D接通接通 字 或 行 选 线字 或 行 选 线ABT5T6T1T2T3 T4DDn写写“1”，A点为高电平，点为高电平， B点点为低电平，使为低电平，使T4截止，截止，T3导导通。当行选通。当行选信号消失后，信号消失后，T3和和T4的互锁将保持写入的状的互锁将保持写入的状态不变，并由电源提供其工态不变，并由电源提供其工作电流，只要不断电，该状作电流，只要不断电，该状

11、态就将一直保持下去。如果态就将一直保持下去。如果要写要写“0”，则有关状态相反，则有关状态相反 n当选中该单元读信息时，若当选中该单元读信息时，若A点为高电平，点为高电平，B点为低电平，点为低电平，则读出则读出“1”，否则读出，否则读出“0” 六管静态MOS存储单元7.2.3 单管DRAM存储单元nCs上充有电荷时，表示存上充有电荷时，表示存储了信息储了信息“1”，当电容上，当电容上无电荷（未充电或被放电）无电荷（未充电或被放电）时，表示存储了信息时，表示存储了信息“0”。n进行读操作时，若有放电进行读操作时，若有放电电流，则读出了电流，则读出了“1”，否，否则读出了则读出了“0” CS行选择

12、线行选择线TS数数据据线线三个问题：三个问题：n读放大：读出读放大：读出“1”时，输出的高电平时，输出的高电平只有只有0.1V左右，使用高灵敏度的读出左右，使用高灵敏度的读出放大器对输出信号进行放大放大器对输出信号进行放大 n读重写。进行一次读操作后，读重写。进行一次读操作后，Cs中的中的电荷将几乎被放完，破坏性读出。每电荷将几乎被放完，破坏性读出。每次读操作后必须利用读出放大器进行次读操作后必须利用读出放大器进行一次重写操作。一次重写操作。n动态刷新。由于漏电，动态刷新。由于漏电，Cs中的电荷也中的电荷也会在会在2ms左右的时间内消失，而丢失左右的时间内消失，而丢失“1”信息。必须定期进行刷

13、新操作，信息。必须定期进行刷新操作，方法是每隔方法是每隔12ms自动进行一次自动进行一次“空空读读”操作操作 ROM主要由主要由地址译码器、地址译码器、 存储矩阵、存储矩阵、 输出电路输出电路三部分组成。三部分组成。7.2.4、ROM的结构及工作原理的结构及工作原理W0W1Wi12 nWD0 D1 Db-1 位线输出数据0 单元1 单元i 单元2n-1 单元存储体地址输入字线地址译码器A0A1An-1存储容量存储容量2nb（位）（位）存储单元地址存储单元地址11D3 D2 D1 D0A1A0W0W1W2W31111&44位位ROM地址译码器地址译码器存储体存储体0100AAmW0111

14、AAmW0122AAmW0133 AAmW310310330301321321220203 mmmWWWDmmWWDmmmWWWDmmWWD存储内容存储内容地 址A1 A0字 线W0 W1 W2 W3存 储 内 容D3 D2 D1 D00 00 11 01 11 0 0 00 1 0 00 0 1 00 0 0 11 0 1 10 1 0 11 1 0 00 1 1 17.3 典型的半导体存储芯片静态静态RAMSRAM 2114SRAM HM6116动态动态RAMDRAM 4116DRAM 2164EPROMEPROM 2716EPROM 2764EEPROMEEPROM 2717AEEPRO

15、M 2864A7.3.1 静态RAMnSRAM的基本存储单元是触发器电路的基本存储单元是触发器电路n每个每个基本存储单元基本存储单元存储二进制数存储二进制数一位一位n许多个基本存储单元形成行列存储矩阵许多个基本存储单元形成行列存储矩阵nSRAM一般采用一般采用“字结构字结构”存储矩阵：存储矩阵：n每个存储单元存放多位（每个存储单元存放多位（4、8、16等等）n每个存储单元具有一个地址每个存储单元具有一个地址SRAM芯片HM6116 24个引脚个引脚11条地址线条地址线8条数据线条数据线1条电源线条电源线Vcc和和1条接地线条接地线GND3条控制引脚条控制引脚 芯片允许（选中）芯片允许（选中）C

16、ECE（E E） 写允许信号写允许信号WEWE（W W） 输出允许信号输出允许信号OEOE（G G） 1234ABCD4321DCBATitleNumberRevisionSizeA4Date:30-May-2002Sheet of File:C:PROGRAM FILESDESIGN EXPLORER 99EXAMPLESMyDesign.ddbDrawn By:A08A17A26A35A44A53A62A71A823A922A1019E18G20W21D09D110D211D313D414D515D616D7176116典型的SRAM芯片HM6116 芯片内共有芯片内共有16384（16K

17、）个存储位单元，字长）个存储位单元，字长8位，共位，共2K个字，构成个字，构成2KB的内存。的内存。 三位控制信号的组合控制三位控制信号的组合控制6116芯片的工作方式。芯片的工作方式。 引脚引脚 工作方式工作方式CECEOEOEWEWED0D7未选中（待用）未选中（待用）HXX高阻高阻读出读出LLHDout写入写入LHLDinSRAM芯片2114n存储容量为存储容量为10244n18个个引脚：引脚：n10根地址线根地址线A9A0n4根数据线根数据线I/O4I/O1n片选片选CSn读写读写R/W123456789181716151413121110VccA7A8A9I/O1I/O2I/O3I/

18、O4R/WA6A5A4A3A0A1A2CSGNDSRAM 2114的功能工作方式工作方式CSR/WI/O4I/O1未选中未选中读操作读操作写操作写操作10010高阻高阻输出输出输入输入7.3.2 动态RAMnDRAM的基本存储单元是单个的基本存储单元是单个场效应管场效应管及其及其极极间电容间电容n必须配备必须配备“读出再生放大电路读出再生放大电路”进行刷新进行刷新n每次同时对一行的存储单元进行刷新每次同时对一行的存储单元进行刷新n每个基本存储单元存储二进制数一位每个基本存储单元存储二进制数一位n许多个基本存储单元形成行列存储矩阵许多个基本存储单元形成行列存储矩阵nDRAM一般采用一般采用“位结

19、构位结构”存储体：存储体：n每个存储单元存放一位每个存储单元存放一位n需要需要8个存储芯片构成一个字节单元个存储芯片构成一个字节单元n每个字节存储单元具有一个地址每个字节存储单元具有一个地址DRAM芯片4116n存储容量为存储容量为16K1n16个引脚：个引脚：n7根地址线根地址线A6A0n1根数据输入线根数据输入线DINn1根数据输出线根数据输出线DOUTn行地址选通行地址选通RASn列地址选通列地址选通CASn读写控制读写控制WEVBBDINWERASA0A2A1VDDVSSCASDOUTA6A3A4A5VCC12345678161514131211109DRAM芯片2164n存储容量为存

20、储容量为64K1n16个个引脚：引脚：n8根地址线根地址线A7A0n1根数据输入线根数据输入线DINn1根数据输出线根数据输出线DOUTn行地址选通行地址选通RASn列地址选通列地址选通CASn读写控制读写控制WENCDINWERASA0A2A1GNDVSSCASDOUTA6A3A4A5A7123456781615141312111097.3.3 EPROMn顶部开有一个圆形的石英窗口，用顶部开有一个圆形的石英窗口，用于紫外线透过擦除原有信息于紫外线透过擦除原有信息n一般使用专门的编程器（烧写器）一般使用专门的编程器（烧写器）进行编程进行编程n编程后，应该贴上不透光封条编程后，应该贴上不透光封

21、条n出厂未编程前，每个基本存储单元出厂未编程前，每个基本存储单元都是信息都是信息1n编程就是将某些单元写入信息编程就是将某些单元写入信息0EPROM芯片2716n存储容量为存储容量为2K8n24个个引脚：引脚：n11根地址线根地址线A10A0n8根数据线根数据线DO7DO0n片选片选/编程编程CE/PGMn读写读写OEn编程电压编程电压VPPVDDA8A9VPPOEA10CE/PGMDO7DO6DO5DO4DO3123456789101112242322212019181716151413A7A6A5A4A3A2A1A0DO0DO1DO2VssEPROM 2716的功能工作方式工作方式CE/P

22、GMOEVCCVPPDO7DO0待用待用15V5V高阻高阻读出读出005V5V输出输出读出禁止读出禁止015V5V高阻高阻编程写入编程写入正脉冲正脉冲15V25V输入输入编程校验编程校验005V25V输出输出编程禁止编程禁止015V25V高阻高阻EPROM芯片2764n存储容量为存储容量为8K8n28个个引脚：引脚：n13根地址线根地址线A12A0n8根数据线根数据线D7D0n片选片选CEn编程编程PGMn读写读写OEn编程电压编程电压VPPVppA12A7A6A5A4A3A2A1A0D0D1D2GNDVccPGMNCA8A9A11OEA10CED7D6D5D4D312345678910111

23、213142827262524232221201918171615EPROM芯片272561 12 23 34 45 56 67 78 89 91010111112121313141415151616171718181919202021212222232324242525262627272828VppVppA12A12A7A7A6A6A5A5A4A4A3A3A2A2A1A1A0A0D0D0D1D1D2D2GNDGNDD3D3D4D4D5D5D6D6D7D7CECEA10A10OEOEA11A11A9A9A8A8A13A13A14A14VccVcc2725627256引脚图引脚图A14A14A1

24、3A13A12A12A11A11A10A10A9A9A8A8A7A7A6A6A5A5A4A4A3A3A2A2A1A1A0A0CECEOEOED7D7D6D6D5D5D4D4D3D3D2D2D1D1D0D02725627256逻辑图逻辑图7.3.4 EEPROMn用加电方法，进行在线（无需拔下，用加电方法，进行在线（无需拔下，直接在电路中）擦写（擦除和编程一直接在电路中）擦写（擦除和编程一次完成）次完成）n有字节擦写、块擦写和整片擦写方法有字节擦写、块擦写和整片擦写方法n并行并行EEPROM：多位同时进行：多位同时进行n串行串行EEPROM：只有一位数据线：只有一位数据线EEPROM芯片2817

25、An存储容量为存储容量为2K8n28个个引脚：引脚：n11根地址线根地址线A10A0n8根数据线根数据线I/O7I/O0n片选片选CEn读写读写OE、WEn状态输出状态输出RDY/BUSYNCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GNDVccWENCA8A9NCOEA10CEI/O7I/O6I/O5I/O4I/O312345678910111213142827262524232221201918171615EEPROM 2817A的功能工作方式工作方式CEOEWERDY/BUSYI/O7I/O0读出读出维持维持字节写入字节写入0100110高阻高阻高阻高阻0输出输出高阻

26、高阻输入输入EEPROM芯片2864An存储容量为存储容量为8K8n28个个引脚：引脚：n13根地址线根地址线A12A0n8根数据线根数据线I/O7I/O0n片选片选CEn读写读写OE、WEVccWE*NCA8A9A11OE*A10CE*I/O7I/O6I/O5I/O4I/O3NCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GND12345678910111213142827262524232221201918171615内存条内存条 内存条是集中了多块大容量内存条是集中了多块大容量DRAM芯片的芯片的内存模块内存模块 。7.4 半导体存储器与CPU的连接n这是本章的重点内容

27、这是本章的重点内容n译码和译码器译码和译码器n存储器容量扩充技术存储器容量扩充技术n存储器芯片片选端的处理存储器芯片片选端的处理7.4.1 译码和译码器n译码：将某个特定的译码：将某个特定的“编码输入编码输入”翻译为翻译为唯一一个唯一一个“有效输出有效输出”的过程的过程N 位编码输入位编码输入2N 位译码输出位译码输出唯一有效的输出唯一有效的输出其余均无效其余均无效译译码码器器n译码器件：译码器件：n采用门电路组合逻辑进行译码采用门电路组合逻辑进行译码n采用集成译码器进行译码，常用的器件有：采用集成译码器进行译码，常用的器件有：n2-4 （4 选选 1）译码器）译码器74LS139n3-8 （

28、8 选选 1）译码器）译码器74LS138n4-16 （16 选选 1）译码器）译码器74LS154地址74LS1387.4.2存储器容量扩充技术n通常单片存储芯片的容量不能满足系统要求，通常单片存储芯片的容量不能满足系统要求，需要多片组合来扩充存储器的容量。存储器需要多片组合来扩充存储器的容量。存储器扩充分为扩充分为位扩充位扩充，字扩充字扩充和和字位扩充字位扩充。(1).位扩充n当实际存储器芯片每个单元的位数和系统需当实际存储器芯片每个单元的位数和系统需要内存单元字长不等时采用的方法。要内存单元字长不等时采用的方法。用用1K*1的静态芯片位扩充的静态芯片位扩充1KB的存储器，需的存储器，需要

29、芯片数为要芯片数为8。地址线。地址线A0-A9分别连在一起，分别连在一起，各芯片的片选信号各芯片的片选信号CS和读和读/写信号写信号WE都分别都分别连接在一起。连接在一起。（2）、字扩充n当存储器芯片上每个存储单元的字长已满足当存储器芯片上每个存储单元的字长已满足要求，但存储单元的个数不够时，需要增加要求，但存储单元的个数不够时，需要增加存储单元的数量，这就称为字扩充。存储单元的数量，这就称为字扩充。 1K*8的芯片扩充组成的芯片扩充组成4KB，需要，需要4片片4片芯片的地址范围为： 000H-3FFH，400H-7FFH，800H-BFFH，C00H-FFFH（3）、字位扩充n需要同时进行位

30、扩充和字扩充才能满足系统需要同时进行位扩充和字扩充才能满足系统存储容量要求的方法称为字位扩充。存储容量要求的方法称为字位扩充。要构成要构成128KB的内存，需要的内存，需要64K*1的芯片的芯片 片，先位扩充，再字扩充。片，先位扩充，再字扩充。例：组成例：组成8K字节的存储器，需要字节的存储器，需要256*4位的存位的存储芯片储芯片 片。片。16647.4.3 存储器芯片片选端的处理u当多个存储器芯片组成存储器时，当多个存储器芯片组成存储器时，CPU对某对某一存储单元的寻址要经过两个选择：一是一存储单元的寻址要经过两个选择：一是通通过片选选择存储芯片过片选选择存储芯片。二是。二是通过片内寻址从

31、通过片内寻址从该芯片中选择某一存储单元该芯片中选择某一存储单元。u片内寻址是经片内的地址译码电路实现的。片内寻址是经片内的地址译码电路实现的。片选是由地址的高位部分提供，通过存储器片选是由地址的高位部分提供，通过存储器外部的有关电路产生的。外部的有关电路产生的。（1）、线选法n地址的高位直接作为各个芯片的片选信号，地址的高位直接作为各个芯片的片选信号，在寻址时只有一位有效来使片选信号有效的在寻址时只有一位有效来使片选信号有效的方法称为线选择法。方法称为线选择法。n只用少数几根高位地址线进行芯片的译只用少数几根高位地址线进行芯片的译码，且每根负责选中一个芯片（组）码，且每根负责选中一个芯片（组）

32、n虽构成简单，但地址空间严重浪费虽构成简单，但地址空间严重浪费6116（2K*8）实现8KB的内存各芯片的寻址范围：各芯片的寻址范围：7000H-77FFH，6800H-6FFFH ， 5800H-5FFFH ， 3800-3FFFH（2）、部分译码法n用部分高位地址进行译码产生片选信号用部分高位地址进行译码产生片选信号 只有部分高位地址线参与对存储芯片的只有部分高位地址线参与对存储芯片的译码。译码。 这样，每个存储单元将对应多个地址这样，每个存储单元将对应多个地址，导致导致“地址重叠地址重叠” ，这种情况要在系统设计，这种情况要在系统设计中避免。中避免。 优点：可简化译码电路的设计优点：可简

33、化译码电路的设计 缺点：但系统的缺点：但系统的部分地址空间部分地址空间将被浪费将被浪费（3）、完全译码法全部高位地址译码产生片选信号。全部高位地址译码产生片选信号。 优点：充分利用了优点：充分利用了CPU的地址引脚，的地址引脚，适用于大容量内存系统和需要扩充适用于大容量内存系统和需要扩充内存容量的系统。内存容量的系统。 缺点：电路复杂缺点：电路复杂产生片选信号的译码电路可采用很多方式7.5PC系列微机的内存组织 8086CPU有有20位地址线，可直接寻址位地址线，可直接寻址1M字节的内存地址空间。字节的内存地址空间。n8086CPU的的16位微机系统，要求内存系统位微机系统，要求内存系统结构的

34、设计能实现对内存的一次访存操作既结构的设计能实现对内存的一次访存操作既可以处理一个可以处理一个16位字，当然也可以只处理一位字，当然也可以只处理一个字节。个字节。 n但是内存组织是按但是内存组织是按字节顺序字节顺序排列排列 .7.5.1 内存分体结构内存分体结构n8086系统中系统中1M字节的内存地址空间实际上分成字节的内存地址空间实际上分成两个两个512K字节的存储体字节的存储体“偶地址偶地址存储体存储体”和和“奇地址奇地址存储体存储体”。n偶地址存储体偶地址存储体连接连接8086低低8位数据总线位数据总线D7D0，奇地址存储体奇地址存储体连接连接8086高高8位数据总线位数据总线D15D8

35、。n地址总线的地址总线的A Al9l9A A1 1与两个存储体中的地址线与两个存储体中的地址线A Al8l8A A0 0直接连接。直接连接。n最低位地址线最低位地址线A A0 0和和80868086的的“总线高允许总线高允许”BHEBHE信号则信号则用来用来选择存储体选择存储体。BHE与A0的组合控制BHE A0 操操 作作涉及的数涉及的数据线据线00读读/写从偶数地址开始的一个字写从偶数地址开始的一个字 D15D0 01读读/写奇数地址的一个字节写奇数地址的一个字节 D15D8 0110读读/写从奇数地址开始一个字写从奇数地址开始一个字先读先读/写奇地址字节写奇地址字节后读后读/写偶地址字节

36、写偶地址字节 D15D8D7D0 10读读/写偶数地址的一个字节写偶数地址的一个字节 D7D0 11无效无效 当当16位字的访问内存地址为位字的访问内存地址为偶数地址偶数地址时，时，A0为低为低电平电平而而自动选中偶地址自动选中偶地址存储体，并由地址存储体，并由地址Al9A1选中选中其中的一个字节；其中的一个字节； 同时，同时，CPU将将自动置自动置BHEBHE为低电平为低电平，选中奇地址选中奇地址存存储体，同样由地址储体，同样由地址Al9A1选中其中的一个字节，显然选中其中的一个字节，显然该字节的地址等于所给偶数地址加该字节的地址等于所给偶数地址加1。 这样，分属于两个存储体但地址码连续的两

37、个字节这样，分属于两个存储体但地址码连续的两个字节将分别通过数据总线的将分别通过数据总线的高高8位位和和低低8位位同时传送，从而同时传送，从而在一个总线周期中完成在一个总线周期中完成16位字位字的访存操作，这也是的访存操作，这也是标标准工作情况准工作情况。 内存访问的两种情况内存访问的两种情况标准工作情况标准工作情况 若访问内存地址为奇地址时，若访问内存地址为奇地址时，A0为高电平，为高电平，无法无法自动选中偶地址存储体自动选中偶地址存储体，则，则CPU只能使用两个总线周只能使用两个总线周期期分两步完成所要求的访存操作：分两步完成所要求的访存操作： 第一步，第一步，将将BHE置低电平置低电平，

38、在奇地址存储体中选中，在奇地址存储体中选中指定的一个字节，通过数据总线的指定的一个字节，通过数据总线的高高8位位传送，在一传送，在一个总线周期中完成第一字节的访存操作。个总线周期中完成第一字节的访存操作。 第二步，将所给奇数地址加第二步，将所给奇数地址加1成为偶数地址，将成为偶数地址，将BHE置高电平置高电平, A0置低电平置低电平，选中偶地址存储体选中偶地址存储体中的中的指定字节，通过数据总线的指定字节，通过数据总线的低低8位位传送，在第二个总传送，在第二个总线周期中完成第二字节的访存操作。线周期中完成第二字节的访存操作。 这种情况需要使用这种情况需要使用两个总线周期两个总线周期才能完成才能

39、完成16位字位字的访存操作。的访存操作。非标准工作情况非标准工作情况 P147n1、系统内存（、系统内存（SM）n2、扩展内存、扩展内存(XMS)（不做要求）（不做要求）n3、扩充内存、扩充内存(EMS) （不做要求）（不做要求）7.5.2 内存空间分布内存空间分布1系统内存（系统内存（System Memory） 系 统 内 存 对 应 的 地 址 范 围 是系 统 内 存 对 应 的 地 址 范 围 是00000HFFFFFH，可分成：，可分成：n常规内存常规内存n保留内存两部分。保留内存两部分。常规内存常规内存 常规内存。这是系统内存中地址从常规内存。这是系统内存中地址从00000H9F

40、FFFH的的640KB的的RAM区，又称为区，又称为“基本内存基本内存”、传统内存传统内存”、“实存实存”。 该内存区主要用来存放操作系统的核心程序、该内存区主要用来存放操作系统的核心程序、系统工作参数和一些应用程序。系统工作参数和一些应用程序。 其最底端的其最底端的00000H003FFH为中断向量表。为中断向量表。保留内存保留内存 n A0000H A0000HBFFFFHBFFFFH为为128128KBKB的视频缓冲区，用于缓存的视频缓冲区，用于缓存显示的视频图形和文本信息。显示的视频图形和文本信息。n C0000HC0000HDFFFFHDFFFFH为为128128KBKB的的ROMR

41、OM扩充区，用于视频扩充区，用于视频图像图像ROMROM、扩充卡缓存和存放、扩充卡缓存和存放EMSEMS页面帧等。页面帧等。n E0000HE0000HEFFFFHEFFFFH为为6464KBKB的保留区的保留区n F0000HF0000HFFFFFHFFFFFH为为64KB64KB的系统的系统ROMROM区，存放开机引区，存放开机引导程序、诊断程序和系统导程序、诊断程序和系统BIOSBIOS。 保留内存，对应地址从保留内存，对应地址从A0000HFFFFFH，共共384KB，由，由ROM或或Flash ROM及及RAM组成。组成。习题1、内存储器是计算机系统中的、内存储器是计算机系统中的 装

42、置，装置， 用来存放用来存放 和和 。2、Intel 4116 RAM芯片容量为芯片容量为2K 8，访问，访问该芯片须用该芯片须用 根地址线。根地址线。3存贮器分为存贮器分为 、 、 、 。存储程序数据11 内部寄存器高速缓存内存外存4、8086CPU写入一个规则字，数据线的高写入一个规则字，数据线的高8位写入位写入 存储体，低存储体，低8位写入位写入 存储体。存储体。5、 对对6116进行读操作，进行读操作，6116引脚引脚 = ， = ， = 。奇偶0106、随机存贮器即、随机存贮器即RAM是指（是指（ ） A.存贮单元中所存信息是随机的。存贮单元中所存信息是随机的。 B.存贮单元中的地址

43、是随机的。存贮单元中的地址是随机的。 C.用户的程序和数据可随机的放在内存的任用户的程序和数据可随机的放在内存的任何地方。何地方。 D.存贮器中存取操作与时间存贮单元物理位存贮器中存取操作与时间存贮单元物理位置顺序无关。置顺序无关。D7、动态存贮器刷新，下面哪种说法正确（、动态存贮器刷新，下面哪种说法正确（ ） A.刷新可在刷新可在CPU执行程序过程中进行执行程序过程中进行 B.刷新在外电路控制下，定时刷新，但刷新时，信刷新在外电路控制下，定时刷新，但刷新时，信息不读出息不读出 C.在正常存贮器读操作时也会发生刷新，可防止刷在正常存贮器读操作时也会发生刷新，可防止刷新影响读出信息，故读操作时，应关闭电路工作。新影响读出信息，故读操作时，应关闭电路工作。 D.刷新过程