chap时序逻辑电路实用学习教案

1、会计学1chap时序时序(sh x)逻辑电路实用逻辑电路实用第一页，共64页。（5-2）时序电路的特点时序电路的特点(tdin)：具有记忆功能。：具有记忆功能。在数字电路中，凡是任一时刻在数字电路中，凡是任一时刻(shk)的稳的稳定输出不仅决定于该时刻定输出不仅决定于该时刻(shk)的输入，而且还的输入，而且还和电路原来的状态有关者，都叫做时序逻辑电路和电路原来的状态有关者，都叫做时序逻辑电路，简称时序电路。，简称时序电路。组合逻辑电路组合逻辑电路存储功能存储功能.XYZW5.1 概述概述(i sh)时序电路的基本单元：时序电路的基本单元：触发器。触发器。第1页/共64页第二页，共64页。（5

2、-3）时时 序序逻辑电路逻辑电路寄存器和移位寄存器和移位(y wi)寄存器寄存器计数器计数器顺序顺序(shnx)脉冲脉冲发生器发生器分析分析(fnx)设计设计教学要求教学要求 ：1. 会使用移位寄存器组件会使用移位寄存器组件 ；2. 会分析和设计计数器电路。会分析和设计计数器电路。*第2页/共64页第三页，共64页。（5-4）5.2 寄存寄存器器 5.2.1 数码数码(shm)寄寄存器存器Q3Q2Q1Q0&QQDQQDQQDQQDA0A1A2A3CLR取数脉冲取数脉冲接收脉冲接收脉冲( CP )寄存器是计算机的主要部件寄存器是计算机的主要部件(bjin)之一，它之一，它用来暂时存放数据或指令。

3、用来暂时存放数据或指令。四位四位(s wi)数码寄存数码寄存器器第3页/共64页第四页，共64页。（5-5）1 2 3 4 5 6 71098141312111516171819201Q1D2D2Q3Q3D4D4QGND输出控制输出控制时钟时钟VCC5D6D7D8D5Q6Q7Q8Q7 4 L S 3 7 4低电平低电平有效有效正边沿正边沿触发触发八八D寄存器寄存器 ：三态输出：三态输出(shch)共输出共输出(shch)控制控制共时钟共时钟(shzhng)第4页/共64页第五页，共64页。（5-6）5.2.2 移位移位(y wi)寄存器寄存器 所谓所谓“移位移位”，就是将寄存器所存各位，就是将

4、寄存器所存各位 数据数据，在每个移位脉冲的作用，在每个移位脉冲的作用(zuyng)下，向左或下，向左或向右移动一位。根据移位方向，常把它分成三向右移动一位。根据移位方向，常把它分成三种：种：寄存器寄存器左移左移(a)寄存器寄存器右移右移(b)寄存器寄存器双向双向移位移位(c)第5页/共64页第六页，共64页。（5-7）根据移位数据根据移位数据(shj)的输入输的输入输出方式，又可将它出方式，又可将它分为四种：分为四种：FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF串入串出串入串出串入并出串入并出并入并入(bn r)串出串出并入并入(bn r)并出并出串串行输行输入入串串行输行

5、输出出串串行输行输入入并并行输行输出出并并行输行输入入串串行输行输出出并并行输行输入入并并行输行输出出：第6页/共64页第七页，共64页。（5-8）SDQQDQQDQQ DQQD&A0A1A2A3RDCLRLOAD移位脉冲移位脉冲CP0串行输出串行输出数数 据据 预预 置置 3210存数脉冲存数脉冲清零脉冲清零脉冲四位四位(s wi)并入并入 - 串出的左移寄存器串出的左移寄存器初始状态：初始状态： 设设A3A2A1A0 1011在存数脉冲在存数脉冲(michng)作用下，作用下， Q3Q2Q1Q0 1011 。D0 0D1 Q0D2 Q1D3 Q2下面将重下面将重点讨论蓝点讨论蓝颜色电路颜色

6、电路移位移位(y wi)寄存器寄存器的工作原的工作原理。理。QQDQQDQQ DQQD移位脉冲移位脉冲CP0串行输出串行输出3210第7页/共64页第八页，共64页。（5-9）D0 0D1 Q0D2 Q1D3 Q2QQ DQQ DQQ DQQ D移位脉冲移位脉冲CP0串行输出串行输出32101 0 1 10 1 1 0 0 1 1 0 1 1 0 0 1 1 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 Q3Q2Q1Q0D3D2D1D0设初态设初态 Q3Q2Q1Q0 1011用波形图表示用波形图表示(biosh)如下：如

7、下：Q3Q2Q1Q0CP110100110011000000000001第8页/共64页第九页，共64页。（5-10）四位四位(s wi)串入串入 - 串出的左移寄存串出的左移寄存器：器：D0 LD1 Q0D2 Q1D3 Q2四位四位(s wi)串入串入 - 串出的右移寄存器：串出的右移寄存器：D1 Q2D2 Q3D3 RD0 Q1QQ DQQ DQQ DQQ DCP串行输出串行输出3210串行输入串行输入QDQQ3DQDQDCP串行输出串行输出Q1Q2Q0串行输入串行输入双向移位双向移位(y wi)寄存器的构成：只要设置一个控制端寄存器的构成：只要设置一个控制端S，当，当S0 时左移；而当时

8、左移；而当S1时右移即可。集成组件时右移即可。集成组件 电电路路74LS194就是这样的多功能移位就是这样的多功能移位(y wi)寄存器。寄存器。第9页/共64页第十页，共64页。（5-11）R右移右移(yu y)串行输入串行输入L左移串行输入左移串行输入(shr)A、B、C、D并并行行(bngxng)输入输入VCCQAQBQCQDS1S0CPQAQBQCQDCPS1S0CLRLDCBARABCDRLCLRGND74LS19415161413121110912345678011110 00 11 01 1直接清零直接清零保保 持持右移右移(从从QA向向QD移动移动)左移左移(从从QD向向QA移

9、动移动)并行输入并行输入 CLRCPS1 S0功功 能能 第10页/共64页第十一页，共64页。（5-12）5.2.3 寄存器应用寄存器应用(yngyng)举例举例例：数据传送例：数据传送(chun sn)方式变换电路方式变换电路D6D5D4D3D2D1D0并行输入并行输入串行输出串行输出数据传送方式数据传送方式变换电路变换电路1. 实现实现(shxin)方法方法(1). 因为有因为有7位并行输入，故需使用两片位并行输入，故需使用两片74LS194；(2). 用最高位用最高位QD2作为它的串行输出端。作为它的串行输出端。第11页/共64页第十二页，共64页。（5-13）2. 具体具体(jt)电

10、路电路&G1S0S1CP1QA1QB1QC1QD1S0S1CP2QA2QB2QC2QD2R1R2A1B1C1D1A2B2C2D2D0D1D2D3D4D5D6+5V+5VCP启动启动脉冲脉冲移移位位脉脉冲冲&G2串行输出串行输出并行输入并行输入74LS194 (1)74LS194 (2)第12页/共64页第十三页，共64页。（5-14）寄存器各输出端状态寄存器各输出端状态QA1QB1QC1QD1QA2QB2QC2 QD2寄存器工作方式寄存器工作方式0 D0 D1 D2 D3 D4 D5 D6 1 0 D0 D1 D2 D3 D4 D5 1 1 0 D0 D1 D2 D3 D4 1 1 1 0 D

11、0 D1 D2 D3 1 1 1 1 0 D0 D1 D2 1 1 1 1 1 0 D0 D1 1 1 1 1 1 1 0 D0 CP并行输入并行输入 ( S1S0=11)并行输入并行输入 ( S1S0=11)右移右移 ( S1S0=01)右移右移 ( S1S0=01)右移右移 ( S1S0=01)右移右移 ( S1S0=01)右移右移 ( S1S0=01)3.工作工作(gngzu)效果效果在电路中，在电路中，“右移输入右移输入(shr)”端接端接 5V。第13页/共64页第十四页，共64页。（5-15）集成集成(j chn)移位寄存器简介移位寄存器简介并行输入并行输出并行输入并行输出 ( 双

12、向双向 )74LS194、74LS198、74LS299，等。等。并行输入串行输出并行输入串行输出 74LS165、74LS166，等。，等。串行输入并行输出串行输入并行输出 74LS164，等，等。串行输入串行输出串行输入串行输出 74LS91，等。，等。第14页/共64页第十五页，共64页。（5-16）5.3 计数器的分析计数器的分析(fnx) 5.3.1 计数器的功能计数器的功能(gngnng)和分类和分类1. 计数器的作用计数器的作用(zuyng)记忆输入脉冲的个数；用于定时、分频、产生节拍记忆输入脉冲的个数；用于定时、分频、产生节拍脉冲及进行数字运算等等。脉冲及进行数字运算等等。2.

13、 计数器的分类计数器的分类按工作方式分：按工作方式分：同步计数器和异步计数器。同步计数器和异步计数器。按功能分：按功能分：加法计数器、减法计数器和可逆计数器。加法计数器、减法计数器和可逆计数器。按计数器的计数容量按计数器的计数容量(或称模数或称模数)来分：来分：各种不同的计各种不同的计数器，如二进制计数器、十进制计数器、二十进数器，如二进制计数器、十进制计数器、二十进制计数器等等。制计数器等等。第15页/共64页第十六页，共64页。（5-17）计数器计数器的分析的分析(fnx)计数器计数器的设计的设计(shj)电路电路(dinl)由触发器构成由触发器构成电路由电路由集成组件集成组件构成构成用用

14、触发器触发器实现实现用用集成组件集成组件实现实现计数器的研究内容计数器的研究内容第16页/共64页第十七页，共64页。（5-18）5.3.2 异步计数器的分析异步计数器的分析(fnx)异步计数器的特点：在异步计数器内部，有的触发异步计数器的特点：在异步计数器内部，有的触发器直接受输入计数脉冲控制，有的触发器则是把其器直接受输入计数脉冲控制，有的触发器则是把其它触发器的输出信号作为自己的时钟脉冲，因此各它触发器的输出信号作为自己的时钟脉冲，因此各个触发器状态变换个触发器状态变换(binhun)的时间先后不一，的时间先后不一，故被称为故被称为“ 异步计数器异步计数器 ”。Q2D2Q1D1Q0D0Q

15、2Q1Q0CP计数脉冲计数脉冲三位二进制异步加法计数器三位二进制异步加法计数器例：三位二进制异步加法例：三位二进制异步加法(jif)计数器。计数器。第17页/共64页第十八页，共64页。（5-19）Q0Q1Q2 QQ210 0 010101010100 010 1011 0 11 1000 0010 1思考题：试画出三位二进制思考题：试画出三位二进制异步减法计数器的电路图，异步减法计数器的电路图，并分析其工作并分析其工作(gngzu)过过程。程。异步计数器优点异步计数器优点(yudin)：电路简单、可：电路简单、可靠。靠。异步计数器缺点异步计数器缺点(qudin)：速度慢。速度慢。Q2D2Q1

16、D1Q0D0Q2Q1Q0CP计数脉冲计数脉冲三位二进制异步加法计数器三位二进制异步加法计数器第18页/共64页第十九页，共64页。（5-20）5.3.3 同步同步(tngb)计数器的分计数器的分析析同步计数器的特点同步计数器的特点(tdin)：在同步计数器内部，：在同步计数器内部，各个触发器都受同一时钟脉冲各个触发器都受同一时钟脉冲输入计数脉冲输入计数脉冲的控制，因此，它们状态的更新几乎是同时的，的控制，因此，它们状态的更新几乎是同时的，故被称为故被称为 “ 同步计数器同步计数器 ”。例：三位二进制同步例：三位二进制同步(tngb)加法计加法计数器。数器。三位二进制同步加法计数器三位二进制同步

17、加法计数器Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0&计数脉冲计数脉冲CP第19页/共64页第二十页，共64页。（5-21）分析分析(fnx)步骤步骤:1. 先列写控制端的先列写控制端的(dund)逻辑表达式逻辑表达式：J2 = K2 = Q1Q0J1 = K1 = Q0J0 = K0 = 1Q0： 来一个来一个(y )CP，它就翻转一次；，它就翻转一次；Q1：当：当Q01时，它可翻转一次；时，它可翻转一次；Q2：只有当：只有当Q1Q011时，它才能翻转一次。时，它才能翻转一次。三位二进制同步加法计数器三位二进制同步加法计数器Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0&计数脉冲计数

18、脉冲CP第20页/共64页第二十一页，共64页。（5-22）2. 再列写状态转换表，分析再列写状态转换表，分析(fnx)其状态转换过其状态转换过程。程。 2 0 0 1 0 0 1 1 1 1 0 1 0 1 0 0 0 0 0 0 0 1 1 0 0 1 3 0 1 0 0 0 0 0 1 1 0 1 14 0 1 1 1 1 1 1 1 1 1 0 0 5 1 0 0 0 0 0 0 1 1 1 0 1 6 1 0 1 0 0 1 1 1 1 1 1 0 7 1 1 0 0 0 0 0 1 1 1 1 1 8 1 1 1 1 1 1 1 1 1 0 0 0CP Q2 Q1 Q0 J2 K2

19、 J1 K1 J01 K01 Q2 Q1 Q0 Q1Q0Q1Q0Q0Q0 原状态原状态 控控 制制 端端 下状态下状态, ,第21页/共64页第二十二页，共64页。（5-23）CPQ0Q1Q23. 还可以还可以(ky)用波形图显示状态转换表。用波形图显示状态转换表。思考题：试设计一个四位思考题：试设计一个四位(s wi)二进制同步加二进制同步加法计数器电路，并检验其正确性。法计数器电路，并检验其正确性。Q0的输出的波形的输出的波形(b xn)的频率是的频率是CP的的1/2。Q1的输出的波形的输出的波形(b xn)的频率是的频率是CP的的1/4。Q2的输出的波形的输出的波形(b xn)的频率是的

20、频率是CP的的1/8。二分频二分频四分频四分频八分频八分频第22页/共64页第二十三页，共64页。（5-24）5.3.4 任意任意(rny)进制计数器的分析进制计数器的分析Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0计数脉冲计数脉冲CP1. 写出控制写出控制(kngzh)端的逻辑表达式。端的逻辑表达式。J2 = Q1Q0 ， K2 1 J1 = K1 1 J0 = Q2 ， K0 1 例：例：分析分析(fnx)步骤步骤：第23页/共64页第二十四页，共64页。（5-25）2. 再列写状态转再列写状态转换表，分析换表，分析(fnx)其状态转其状态转换过程：换过程： 1 0 0 0 0 1 1

21、 1 1 1 0 0 1 2 0 0 1 0 1 1 1 1 1 0 1 0 3 0 1 0 0 1 1 1 1 1 0 1 14 0 1 1 1 1 1 1 1 1 1 0 0 5 1 0 0 0 1 1 1 0 1 0 0 0CP Q2 Q1 Q0 J2 = K2 = J1 = K1 = J0 = K0 = Q2 Q1 Q0 Q1Q0 1 1 1 原状态原状态 控控 制制 端端 下状态下状态, , 1Q2Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0计数脉冲计数脉冲CP所分析的电路所分析的电路(dinl)为异步五进制加法计数器。为异步五进制加法计数器。第24页/共64页第二十五页，共64

22、页。（5-26）另有三种状态另有三种状态111、110、101不在计数循环内，如果这不在计数循环内，如果这些状态经若干个时钟脉冲能够进入些状态经若干个时钟脉冲能够进入(jnr)计数循环，称计数循环，称为能够自行启动。为能够自行启动。4. 检验其能否自动检验其能否自动(zdng)启动启动 ？CP Q2 Q1 Q0 J2 = K2 = J1 = K1 = J0 = K0 = Q2 Q1 Q0 Q1Q0 1 1 1 原状态原状态 控控 制制 端端 下状态下状态, , 1Q2 1 1 1 1 1 1 1 0 1 0 0 0 1 1 0 0 1 1 1 0 1 0 1 0 1 0 1 0 1 1 1 0

23、 1 0 1 0结论：结论： 经检验，可以自动经检验，可以自动(zdng)启动。启动。3. 还可以用波形图显示状态转换表还可以用波形图显示状态转换表( 略略 )第25页/共64页第二十六页，共64页。（5-27）0 0 01 0 00 1 10 0 10 1 01 011 1 01 1 15. 画状态画状态(zhungti)转换图。转换图。Q2 Q1 Q0第26页/共64页第二十七页，共64页。（5-28）用触发器构成的计数器电路用触发器构成的计数器电路(dinl)的分析的分析首先写出触发器的首先写出触发器的控制端的逻辑表达控制端的逻辑表达式式再列写计数器的再列写计数器的状态状态(zhungt

24、i)转转换表换表获得获得(hud)计数器的模计数器的模(即即进制数进制数)最后需检验计数器的可靠性最后需检验计数器的可靠性第27页/共64页第二十八页，共64页。（5-29）5.4 计数器的设计计数器的设计(shj) 计数器的设计方法很多，大抵可分为两类计数器的设计方法很多，大抵可分为两类：一是根据要求用触发器：一是根据要求用触发器( Flop-Flip)构成构成(guchng)，再就是利用具有特定功能的中规模，再就是利用具有特定功能的中规模集成组件适当连接而成。集成组件适当连接而成。5.4.1 利用利用(lyng)触发器设计某触发器设计某计数电路计数电路举例说明其设计步骤。举例说明其设计步骤

25、。 例：例：数字控制装置中常用的步进电动机有数字控制装置中常用的步进电动机有 A、B、C 三个绕组。电动机运行时要求三个绕组以三个绕组。电动机运行时要求三个绕组以 AAB B BC C CA再回到再回到A的顺序循环的顺序循环通电，试设计一个电路实现之。通电，试设计一个电路实现之。第28页/共64页第二十九页，共64页。（5-30）设计步骤设计步骤(bzhu)(分分7步步)如下如下：(1) 根据根据(gnj)任务要求，确定计数器的模数和任务要求，确定计数器的模数和所需的触发器个数。所需的触发器个数。本任务本任务(rn wu)所需计数器的模数为所需计数器的模数为 6 ，所以触发，所以触发器的个数为

26、器的个数为 3 。(2) 确定触发器的类型。确定触发器的类型。最常用的触发器有最常用的触发器有 D触发器和触发器和JK触发器，本任触发器，本任务中选用务中选用JK触发器。触发器。001011010110100101(3) 列写状态转换表或转换图。列写状态转换表或转换图。用三个触发器的输出端用三个触发器的输出端QA、QB、QC分别控制电动机的三个分别控制电动机的三个绕组绕组A、B、C，并以，并以“1”表示表示通电，通电，“0”表示不通电。以表示不通电。以QCQBQA 为序排列：为序排列：第29页/共64页第三十页，共64页。（5-31）(4) 根据所选触发器的激励表，确定各个触发器在根据所选触发

27、器的激励表，确定各个触发器在状态转换状态转换(zhunhun)时对控制端的电平要求时对控制端的电平要求。J K Qn Q n+1JK触发器的功能表触发器的功能表 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 Q n Q n+1 J KJK触发器的驱动表触发器的驱动表0 0 0 X0 1 1 X1 0 X 11 1 X 0 注意注意(zh y)：“X”表示可表示可“0”可可“1”。第30页/共64页第三十一页，共64页。（5-32） QC QB QA QC QB QA JC KC JB KB JA KA 原原 状状

28、 态态 下下 状状 态态 对各控制端的电平要求对各控制端的电平要求, 0 0 1 0 1 1 0 X 1 X X 0 0 1 1 0 1 0 0 X X 0 X 1 0 1 0 1 1 0 1 X X 0 0 X 1 1 0 1 0 0 X 0 X 1 0 X 1 0 0 1 0 1 X 0 0 X 1 X 1 0 1 0 0 1 X 1 0 X X 0步进电动机绕组步进电动机绕组(roz)通电激励通电激励表表(5) 写出各个控制写出各个控制(kngzh)端的逻辑表达式。端的逻辑表达式。JC = QA KC = QA JB = QC KB = QC JA = QB KA = QB 第31页/共

29、64页第三十二页，共64页。（5-33）RDQCQCJCKCQBQBJBKBJAQAQAKARDSD预置数预置数计数脉冲计数脉冲CP(6) 画出计数器的逻辑电路画出计数器的逻辑电路(lu j din l)图。图。(7) 检验该计数电路能否自动检验该计数电路能否自动(zdng)启动。启动。本计数电路有三个触发器，可有八个状态组合，本计数电路有三个触发器，可有八个状态组合，可是只用去六个，尚有两可是只用去六个，尚有两 个未利用，因此需要个未利用，因此需要检验一下，若不能自行启动检验一下，若不能自行启动(qdng)要进行修改要进行修改。第32页/共64页第三十三页，共64页。（5-34）5.4.2

30、利用集成功能利用集成功能(gngnng)组件设计计组件设计计数电路数电路一、中规模一、中规模(gum)计数器组件介绍及计数器组件介绍及其应用其应用1. 二二 - 五五 - 十进制计数器十进制计数器 74LS9074LS90 内部含有两个独立的内部含有两个独立的 计数电路计数电路(dinl)：一个是模：一个是模 2 计数器计数器(CPA为其时钟，为其时钟，QA为其输出端为其输出端)，另一个是模，另一个是模 5 计数器计数器(CPB为其时钟，为其时钟，QDQCQB为其输出端为其输出端)。外部时钟外部时钟CP是先送到是先送到CPA还还 是先送到是先送到CPB，在，在QDQCQBQA这四个输出端会形成

31、不同的码制。这四个输出端会形成不同的码制。(1) 74LS90的结构和工作原理简介的结构和工作原理简介第33页/共64页第三十四页，共64页。（5-35）QCQAJKQBJKJKQDQDJKCPACPBR 0(1)R 0(2)R 9(2)R 9(1)QAQBQCQD74LS 90原理电路图原理电路图 第34页/共64页第三十五页，共64页。（5-36）CPACPBR 0(1)R 0(2)R 9(2)R 9(1)NCNCVCCQAQDQBQCGND1234567141312111098QAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)CPBCPA74LS9074LS 90管脚分布图

32、管脚分布图第35页/共64页第三十六页，共64页。（5-37）CPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS90R 0(1) R 0(2) R 9(1) R 9(2) QD QC QB QA X X 1 1 1 0 0 1 1 1 0 X 0 0 0 0 1 1 X 0 0 0 0 0 0 X 0 X 0 X X 0 X 0 0 X X 0 X 0 计数状计数状态态74LS 90功能表功能表归纳归纳(gun)：1. 74LS 90在在“计数计数(j sh)状态状态”或或“清零状态清零状态”时，时，均要求均要求R 9(1)和和R 9(2)中至少有一个必须为中

33、至少有一个必须为“0”。2. 只有在只有在R0(1)和和R0(2)同时为同时为 “1”时，它才进入时，它才进入“清零状清零状态态”；否则；否则 它必定处于它必定处于(chy)“计数状态计数状态”。 第36页/共64页第三十七页，共64页。（5-38）情况一：计数时钟先进入情况一：计数时钟先进入(jnr)CPA时的计数编码。时的计数编码。CPACPCPBQBQDQCQA25QD QC QB 0 0 00 0 10 1 00 1 11 0 0QD QC QB CPB QA 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1

34、 1 0 0 0 1 0 0 1 0 0 0 0 结论：上述连接结论：上述连接(linji)方式形成方式形成 8421 码。码。QD QC QB CPB QA 0 0 0 0 0 0 0 0 1 1 0 0 1 0 2 0 0 1 1 3 0 1 0 0 4 0 1 0 1 5 0 1 1 0 6 0 1 1 1 7 1 0 0 0 8 1 0 0 1 9 0 0 0 0 0 十进十进 制数制数第37页/共64页第三十八页，共64页。（5-39）情况情况 二：二： 计数计数(j sh)时钟先进入时钟先进入CPB时的计数时的计数(j sh)编码。编码。CPACPQA2CPBQBQDQC5QD Q

35、C QB 0 0 00 0 10 1 00 1 11 0 0结论：上述结论：上述(shngsh)连接连接方式形成方式形成 5421 码码。 0 0 0 0 QA QD QC QB CPA 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 QA QD QC QB CPA 0 0 0 1 1 0 0 1 0 2 0 0 1 1 3 0 1 0 0 4 1 0 0 0 5 1 0 0 1 6 1 0 1 0 7 1 0 1 1 8 1 1 0 0 9 0 0 0 0 0

36、十进十进 制数制数第38页/共64页第三十九页，共64页。（5-40）例例1：构成：构成(guchng)BCD码六进制计数码六进制计数器。器。CPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS90方法方法(fngf)：令：令 R0(1) = QB ， R0(2) = QCCP(2) 74LS90的应用的应用(yngyng)QD QC QB QA0 0 0 0 00 0 0 1 1 0 0 1 0 20 0 1 1 30 1 0 0 40 1 0 1 5 0110 0000第39页/共64页第四十页，共64页。（5-41）CPACPBQAQDQBQCR 9(2)

37、R 9(1)R 0(2)R 0(1)74LS90CP讨论讨论(toln)：下述接法行不行：下述接法行不行 ? 错在何处错在何处 ?注意：输出注意：输出(shch)端不可相互短路端不可相互短路 ！CPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS90CP&第40页/共64页第四十一页，共64页。（5-42） 例例2：用两片：用两片74LS 90构成构成(guchng) 36 进制进制8421码码计数器。计数器。QD QC QB QA 0 0 0 0 0 0 0 0 1 1 0 0 1 0 2 0 0 1 1 3 0 1 0 0 4 0 1 0 1 5 0 1 1

38、 0 6 0 1 1 1 7 1 0 0 0 8 1 0 0 1 9 0 0 0 0 0 十进十进 制数制数问题问题(wnt)分分析：析：从右面从右面(yumin)的状态转的状态转换表换表 中可以看到：个位片中可以看到：个位片的的 QD可以给十位片提供计可以给十位片提供计数脉冲信号。数脉冲信号。1. 如何解决片间如何解决片间进位问题进位问题 ？2. 如何满足如何满足“ 36 进制进制 ”的的要求？要求？当出现当出现 (0011 011036)状态时，个位十位同时状态时，个位十位同时清零。清零。第41页/共64页第四十二页，共64页。（5-43）CPACPBQAQDQBQCR 9(2)R 9(1

39、)R 0(2)R 0(1)74LS 90(十位十位)CPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS 90(个位个位)&CP 用两片用两片74LS 90构成构成 36 进制进制8421码码计数计数器器第42页/共64页第四十三页，共64页。（5-44）例例3：用：用74LS 90构成构成(guchng) 5421 码的六进制计数器码的六进制计数器。 0 0 0 0 0 QA QD QC QB 0 0 0 1 1 0 0 1 0 2 0 0 1 1 3 0 1 0 0 4 1 0 0 0 5 1 0 0 1 6 1 0 1 0 7 1 0 1 1 8 1 1

40、0 0 9 0 0 0 0 0 十进十进 制数制数至此至此(zhc)结束结束在此状态在此状态(zhungti)下清零下清零异步清零，此状态出现时间极短异步清零，此状态出现时间极短，不能计入计数循环。，不能计入计数循环。CPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS90CP计数计数 脉冲脉冲第43页/共64页第四十四页，共64页。（5-45）8421码制下码制下： 在在QDQCQBQA 0110 时清零时清零(qn ln)同为六进制计数器，两种码制不同同为六进制计数器，两种码制不同(b tn)接法的接法的比较：比较：5421码制下：码制下：在在QAQDQCQ

41、B 1001 时清零时清零(qn ln)CPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS90CP计数计数 脉冲脉冲CPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS90CP计数计数 脉冲脉冲第44页/共64页第四十五页，共64页。（5-46）2. 四位四位(s wi)二进制同步计数器二进制同步计数器 74LS163前面所讲述的前面所讲述的74LS 90其清零方式通常称为其清零方式通常称为“ 异步清零异步清零 ”，即只要，即只要 Q 0(1) = Q 0(2) = 1，不，不管有无时钟信号，输出端立即管有无时钟信号，输出端立即

42、(lj)为为 0；而且它；而且它的计数方式是异步的，即的计数方式是异步的，即CP不是同时送不是同时送 到每个到每个触发器。触发器。下面将要讲述的下面将要讲述的74LS163，不但，不但 计数方计数方式是同步的，而且它的清零方式式是同步的，而且它的清零方式 也是同步的也是同步的：即使：即使(jsh)控制端控制端CLR0，清零目的真正，清零目的真正实现还需等待下一个时钟脉冲的上升沿到来实现还需等待下一个时钟脉冲的上升沿到来以后才能够变为现实。这就是以后才能够变为现实。这就是“ 同步清零同步清零 ”的含义。的含义。第45页/共64页第四十六页，共64页。（5-47）16151413121110123

43、456789QAQDQDQCQBQAQBQCVCCTTPPCPAABBCCDDCLRLOADENABLERC串行进串行进 位输出位输出 允许允许允许允许GND时钟时钟清除清除输出输出数据输入数据输入置入置入74LS16374LS 163 管脚图管脚图(1) 74LS163 的介绍的介绍(jisho)第46页/共64页第四十七页，共64页。（5-48）TPRCABCDQBQCQDQALOADCLR74LS16374LS163功能表功能表1 1 1 1 计计 数数0 1 1 1 X 保保 持持 1 0 1 1 X 保持保持 ( RC=0 ) X X 0 1 并并 行行 输输 入入X X X 0 清

44、清 零零P T LOAD CLR CP 功功 能能 第47页/共64页第四十八页，共64页。（5-49）清除清除置入置入ABCD时钟时钟允许允许 P允许允许 TQAQBQCQD串行进串行进 位输出位输出输输出出数据数据 输入输入第48页/共64页第四十九页，共64页。（5-50）例例1：用一片：用一片(y pin)74LS163构成六构成六进制计数器。进制计数器。QD QC QB QA0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 1六个六个 稳态稳态准备准备(zhnbi)清零：清零： 使使 CLR 0TPRCABCDQBQCQDQALOADCLR74LS16

45、3&+5VCP(2) 74LS163 的应用的应用(yngyng)第49页/共64页第五十页，共64页。（5-51）在在QDQCQBQA 0110 时立即时立即(lj)清零清零 。比较比较(bjio) 用用74LS 90与用与用74LS 163构成六进构成六进制计数器制计数器:在在QDQCQBQA 0101 时时 准备准备(zhnbi)清零清零 。TPRCABCDQBQCQDQALOADCLR74LS163&+5VCPCPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS90CP计数计数 脉冲脉冲第50页/共64页第五十一页，共64页。（5-52）例例2：用：用7

46、4LS163构成构成(guchng)二十四进制计数器二十四进制计数器。(1). 需要需要(xyo)两片两片74LS163；(2). 为了提高为了提高(t go)运算速度，使用同步计数方式。运算速度，使用同步计数方式。TPRCABCDQBQCQDQALOADCLR74LS163TPRCABCDQBQCQDQALOADCLR74LS163+5V+5V, , , , CPCLR 应该在应该在 QDQCQBQA QDQCQBQA 0001 0111 时准备清零。时准备清零。, , , , QDQCQBQA QDQCQBQA , , , ,CLR =第51页/共64页第五十二页，共64页。（5-53）5

47、.5 计数器的应用计数器的应用(yngyng)举例举例 例例1：数字频率计原理电路：数字频率计原理电路(dinl)的的设计。设计。清零清零计数计数1 秒钟秒钟显示显示第52页/共64页第五十三页，共64页。（5-54）译码显示译码显示74 LS 907420Q1Q1D1Q0Q0D0Q2D2+5V手动手动自动自动ux手动清零手动清零CPR 0(1)R 0(2)CPA数字数字(shz)频率计频率计原理图原理图1Hz !计数计数(j sh)器器：用于：用于确定清确定清零、计零、计数数(j sh)、显示的显示的时间。时间。根据计数根据计数(j sh)器的状态器的状态确定何时确定何时清零、何清零、何时计

48、数时计数(j sh)、何、何时显示。时显示。被测信号被测信号第53页/共64页第五十四页，共64页。（5-55）Q2Q1Q0=001、101时：时：ux作为作为(zuwi)CPA被送入计数被送入计数器进行计数器进行计数1. 计数计数(j sh)显示部分显示部分1110译码显示译码显示74 LS 907420Q1Q1D1Q0Q0D0Q2D2+5V手动手动自动自动ux手动手动清零清零CPR 0(1)R 0(2)CPA第54页/共64页第五十五页，共64页。（5-56）Q2Q1Q0=100、000时：时：计数器清零计数器清零(qn ln)译码显示译码显示74 LS 907420Q1Q1D1Q0Q0D0Q2D2+5V手动手动自动自动ux手动手动清零清零CPR 0(1)R 0(2)CPA1011第55页/共64页第五十六页，共64页。（5-57）译码显示译码显示74 LS 907420Q1Q1D1Q0Q0D0Q