第三章 CPU子系统

1、第三章 CPU子系统 课程名称：计算机组成原理 授课教师：王铁军 电子邮箱：本章主要讨论：本章主要讨论：运算器运算器 控制器控制器数据通路结构数据通路结构与外部的连接与外部的连接指令的执行过程指令的执行过程CPUCPU组成组成CPUCPU工作原理工作原理 控制器组成 控制器的工作过程 时序控制方式 优缺点及应用3.1.1 控制器组成控制器组成微命令微命令发生器发生器微命令序列微命令序列I/OI/O状态状态控制台信息控制台信息运行状态运行状态译码译码 PSW PSW 时序时序 IR IR地址形成地址形成PCPCD寻寻来自来自M送送M或或ALU+1送送M微命令微命令发生器发生器微命令序列微命令序列

2、I/OI/O状态状态控制台信息控制台信息运行状态运行状态译码译码 PSW PSW 时序时序 IR IR地址形成地址形成PCPCD寻寻来自来自M送送M或或ALU+1送送M微命令微命令发生器发生器1.1.微命令发生器微命令发生器功能：功能： 产生全机所需的各种产生全机所需的各种微命令微命令控制最基本的操作控制最基本的操作( (微操作微操作) )的命令的命令电位型电位型脉冲型脉冲型构成微命令发生器构成微命令发生器：将产生微命令的条件综合化：将产生微命令的条件综合化简，形成逻辑式，用组合逻辑电路实现。简，形成逻辑式，用组合逻辑电路实现。微命令微命令发生器发生器微命令序列微命令序列I/OI/O状态状态控

3、制台信息控制台信息运行状态运行状态译码译码 PSW PSW 时序时序 IR IR地址形成地址形成PCPCD寻寻来自来自M送送M或或ALU+1送送M2.2.指令计数器指令计数器PCPC功能：功能： 指示指令在指示指令在M中的位置。中的位置。PCPC本身本身+1+1顺序执行：顺序执行：PCPC先先+1+1，再用转移地址修改，再用转移地址修改PCPC微命令微命令发生器发生器PCPC转移执行转移执行:3.3.指令寄存器指令寄存器IRIR功能：功能： 存放现行指令。存放现行指令。决定操作决定操作性质性质操作码字段操作码字段操作数地址操作数地址转移地址转移地址PCPC微命令微命令发生器发生器微命令序列微命

4、令序列I/OI/O状态状态控制台信息控制台信息运行状态运行状态译码译码 PSW PSW 时序时序 IR IR地址形成地址形成D寻寻来自来自M送送M或或ALU+1送送M微命令微命令发生器发生器PCPC IR IR地址码字段地址码字段译码器译码器微命令发生器微命令发生器地址形成部件地址形成部件寻寻D4.4.状态寄存器状态寄存器PSWPSW功能：功能： 指示程序运行方式，反映程序运行结果。指示程序运行方式，反映程序运行结果。例例. 某机的某机的PSWPSWPCPC微命令微命令发生器发生器微命令序列微命令序列I/OI/O状态状态控制台信息控制台信息运行状态运行状态译码译码 PSW PSW 时序时序 I

5、R IR地址形成地址形成D寻寻来自来自M送送M或或ALU+1送送M微命令微命令发生器发生器PCPC IR IR PSW PSW 工作方式工作方式 优先级优先级 T T P P N Z V CN Z V C15 12 11 10 9 15 12 11 10 9 8 8 7 6 7 6 5 5 4 4 3 3 2 1 02 1 0C=1 C=1 进位进位 V=1 V=1 溢出溢出Z=1 Z=1 结果为结果为0 0P=1 P=1 代码中代码中1 1个数为奇数个数为奇数N=1 N=1 结果为负结果为负T=1T=1, 执行跟踪程序执行跟踪程序（1 1）条件码）条件码反映程序运行结果反映程序运行结果（2

6、2）跟踪标志）跟踪标志为程序查错设置的断点标志为程序查错设置的断点标志T T。程序初始化置T为1.测试T跟踪程序. 工作方式工作方式 优先级优先级 T T P P N Z V CN Z V C15 12 11 10 9 15 12 11 10 9 8 8 7 6 7 6 5 5 4 4 3 3 2 1 02 1 0程序优先级高于外部优先级，程序优先级高于外部优先级，不响应不响应程序优先级低于外部优先级，可响应程序优先级低于外部优先级，可响应用户方式：用户方式：禁止程序执行某些指令禁止程序执行某些指令核心方式：核心方式：允许程序执行所有指令允许程序执行所有指令（3 3）优先级）优先级为现行程序赋

7、予优先级别，以决定是否为现行程序赋予优先级别，以决定是否响应外部中断请求。响应外部中断请求。（4 4）工作方式）工作方式规定程序的特权级。规定程序的特权级。PSWPSW在在CPUCPU中，中，反映程序运行反映程序运行状态；控制状态；控制/ /状状态字在接口中态字在接口中, ,反映反映CPUCPU命令、命令、设备状态。设备状态。 工作方式工作方式 优先级优先级 T T P P N Z V CN Z V C15 12 11 10 9 15 12 11 10 9 8 8 7 6 7 6 5 5 4 4 3 3 2 1 02 1 05.5.时序线路时序线路功能：功能： 控制操作时间和操作时刻。控制操作

8、时间和操作时刻。PCPC微命令微命令发生器发生器微命令序列微命令序列I/OI/O状态状态控制台信息控制台信息运行状态运行状态译码译码. PSW PSW 时序时序 IR IR地址形成地址形成D寻寻来自来自M送送M或或ALU+1送送M微命令微命令发生器发生器PCPC IR IR PSW PSW 时序时序振荡器振荡器分频器分频器时钟脉冲时钟脉冲工作脉冲工作脉冲时钟周期时钟周期( (节拍节拍) )产生电位产生电位型微命令，型微命令，控制操作控制操作时间段时间段产生脉冲型产生脉冲型微命令，控微命令，控制定时操作制定时操作1.1.取指令取指令PCPCPCPC微命令微命令发生器发生器微命令序列微命令序列I/

9、OI/O状态状态控制台信息控制台信息运行状态运行状态译码译码. PSW PSW 时序时序 IR IR地址形成地址形成D寻寻来自来自M送送M或或ALU+1送送M微命令微命令发生器发生器PCPC IR IR PSW PSW 时序时序3.1.2 控制器工作过程控制器工作过程地址地址M M指令指令IRIR 、译码、译码( (、寻址方式、寻址方式) )PC+1PC+1PCPC2.2.取数取数( (按寻址方式按寻址方式) )立立: :PCPC微命令微命令发生器发生器微命令序列微命令序列I/OI/O状态状态控制台信息控制台信息运行状态运行状态译码译码. PSW PSW 时序时序 IR IR地址形成地址形成D

10、寻寻来自来自M送送M或或ALU+1送送M微命令微命令发生器发生器PCPC IR IR PSW PSW 时序时序指令指令操作数操作数有效地址有效地址M M, ,取数取数R R, ,取数取数直直: :寄存器号寄存器号间间: :间接地址间接地址M,M,取有效地址取有效地址寄存器号寄存器号R R, ,取有效地址取有效地址变变: :形式地址形式地址变址量变址量运算器运算器计算有效计算有效地址地址3.3.执行执行( (按操作码按操作码) )PCPC微命令微命令发生器发生器微命令序列微命令序列I/OI/O状态状态控制台信息控制台信息运行状态运行状态译码译码. PSW PSW 时序时序 IR IR地址形成地址

11、形成D寻寻来自来自M送送M或或ALU+1送送M微命令微命令发生器发生器PCPC IR IR PSW PSW 时序时序结果结果存储器存储器/ /寄存器寄存器操作数操作数加法器加法器操作数操作数1.1.组合逻辑控制器的时序划分组合逻辑控制器的时序划分3.1.3 时序控制方式时序控制方式即时序信号与操作的关系即时序信号与操作的关系 采用三级时序系统：采用三级时序系统：指令周期指令周期工作周期工作周期1 1工作周期工作周期2 2工作周期工作周期n n时钟周期时钟周期1 1时钟周期时钟周期2 2时钟周期时钟周期m m工作脉冲工作脉冲1 1工作脉冲工作脉冲2 2工作脉冲工作脉冲k k( (节拍节拍1)1)

12、( (节拍节拍2)2)( (节拍节拍m)m) 时序关系：时序关系：晶振输出晶振输出工作周期工作周期1 1工作周期工作周期2 2工作周期工作周期3 3时钟时钟T1T1工作脉冲工作脉冲P P时钟时钟T2T2指令周期指令周期控制不同阶段操作时间控制不同阶段操作时间控制分步操作时间控制分步操作时间对微操作定时对微操作定时取指取指执行执行取数取数取出指令取出指令修改修改PC打入打入IR打入打入PC2.2.时序控制方式及其变化时序控制方式及其变化（1 1）同步控制）同步控制各项操作受统一时序控制。各项操作受统一时序控制。定义：定义：特点：特点： 有明显时序时间划分，有明显时序时间划分，优缺点：优缺点： 时

13、序关系简单，时序划分规整，时序关系简单，时序划分规整，控制不复杂；控制不复杂；时间安排可能不合理。时间安排可能不合理。应用场合：应用场合： 用于用于CPUCPU内部、设备内部、系内部、设备内部、系统总线操作统总线操作 控制逻辑易于集中，便于管理。控制逻辑易于集中，便于管理。 ( (各挂接部件速度相近，传送时间确各挂接部件速度相近，传送时间确定，传送距离较近定，传送距离较近) )。 时钟周期时时钟周期时间固定，间固定， 各步操作的衔接、各部件之间的数各步操作的衔接、各部件之间的数据传送受严格同步定时控制。据传送受严格同步定时控制。各项操作受各项操作受统一时序统一时序控制。控制。由由CPUCPU或

14、或其他设备其他设备提供提供（2 2）异步控制）异步控制 各项操作按不同需要安排时间，不各项操作按不同需要安排时间，不受统一时序控制。受统一时序控制。定义：定义：特点：特点： 无统一时钟周期划分，无统一时钟周期划分，例例. .异步传送操作异步传送操作 主设备：主设备：申请并掌握总线权的设备。申请并掌握总线权的设备。 各操作间的各操作间的衔接和各部件之间的信息交换采用异步应答衔接和各部件之间的信息交换采用异步应答方式。方式。总线总线主主从从 从设备：从设备：响应主设备请求的设备。响应主设备请求的设备。发发/接接接接/发发主设备获得总线控制权主设备获得总线控制权 操作流程：操作流程： 主设备询问从设

15、备主设备询问从设备主设备发送主设备发送/ /接收数据接收数据主设备释放总线控制权主设备释放总线控制权 从设备准备好？从设备准备好？YN主设备输出端与总线连接主设备输出端与总线连接主设备输出端与总线断开主设备输出端与总线断开时间安排紧凑、合理；时间安排紧凑、合理；控制复杂。控制复杂。优缺点：优缺点：应用场合：应用场合： 用于异步总线操作用于异步总线操作( (各挂接部各挂接部件速度差异大，传送时间不确定，传送距离件速度差异大，传送时间不确定，传送距离较远较远) )。（3 3）同步方式的变化）同步方式的变化指令周期长度可变，时钟周期长度不变。指令周期长度可变，时钟周期长度不变。可用计数器指示时钟周期

16、数的变化。可用计数器指示时钟周期数的变化。不同指令安排不同时钟周期数不同指令安排不同时钟周期数总线周期中插入延长周期总线周期中插入延长周期经总线传送一次数据所用的时间经总线传送一次数据所用的时间( (送地址、读送地址、读/ /写写) )总线周期长度可变，时钟周期长度不变。总线周期长度可变，时钟周期长度不变。总线周期总线周期( (4T) )例例. .一个总线周期包含一个总线周期包含4 4个时钟周期个时钟周期时钟时钟T1T3T2T4送地址送地址读读/写数据写数据 结束结束同步方式同步方式时钟时钟T1T3T2T4T4T4Tw送地址送地址读读/写数据写数据 结束结束总线周期总线周期( (5T) )扩展

17、同步方式扩展同步方式同步方式引入异步应答同步方式引入异步应答以固定时钟周期作为时序基础，引入应答思以固定时钟周期作为时序基础，引入应答思想。想。例例.8088.8088最大模式，用一根最大模式，用一根总线请求总线请求/ /应答应答线线实现总线权的转移。实现总线权的转移。设备请求设备请求总线权总线权RQ/GTRQ/GTCPUCPU使用使用总线总线CPUCPU使用使用总线总线CPUCPU使用使用总线总线设备使用设备使用总线总线设备设备设备设备CPUCPUCPUCPU响应，响应，总线权交设备总线权交设备CPUCPU设备释放设备释放总线权总线权CPUCPU设备设备若干时钟若干时钟若干时钟若干时钟1.1

18、.组合逻辑控制方式组合逻辑控制方式3.1.4 组合逻辑控制方式的优缺点及应用组合逻辑控制方式的优缺点及应用 产生微命令的速度较快。产生微命令的速度较快。综合化简产生微命令的条件，形成逻辑式，综合化简产生微命令的条件，形成逻辑式，用组合逻辑电路实现；用组合逻辑电路实现；执行指令时，由组合逻辑电路执行指令时，由组合逻辑电路( (微命令发生微命令发生器器) )在相应时间发出所需微命令，控制有关在相应时间发出所需微命令，控制有关操作。操作。2.2.优缺点优缺点 设计不规整，设计效率较低；设计不规整，设计效率较低； 控制器核心结构零乱，不便于检查和调试。控制器核心结构零乱，不便于检查和调试。 产生微命令

19、的速度较快。产生微命令的速度较快。2.2.优缺点优缺点 设计不规整，设计效率较低；设计不规整，设计效率较低； 控制器核心结构零乱，不便于检查和调试。控制器核心结构零乱，不便于检查和调试。 不易修改、扩展指令系统功能。不易修改、扩展指令系统功能。3.3.应用场合应用场合 用于高速计算机，或小规模计算机。用于高速计算机，或小规模计算机。 基本思想 组成原理 格式和编码方法 微地址形成方式 微程序时序安排 优缺点及应用3.2.1 微程序控制的基本思想微程序控制的基本思想1. 若干微命令编制成一条微指令，控制实若干微命令编制成一条微指令，控制实现一现一步操作；步操作；2. 若干微指令组成一段微程序，解

20、释执行若干微指令组成一段微程序，解释执行一条一条机器指令；机器指令；3. 微程序事先存放在控制存储器中，执行微程序事先存放在控制存储器中，执行机器机器指令时再取出。指令时再取出。1. 若干微命令编制成若干微命令编制成一条微指令一条微指令，控制实，控制实现现一步操作一步操作；2. 若干微指令组成若干微指令组成一段微程序一段微程序，解释执行，解释执行一条一条机器指令机器指令；CPUCPU的构成的构成引入了程序技术，使设计规整；引入了程序技术，使设计规整；引入了存储逻辑，使功能易于引入了存储逻辑，使功能易于扩展。扩展。3.2.2 组成原理组成原理1.1.主要部件主要部件（1 1）控制存储器）控制存储

21、器CMCM功能：功能： 微地址微地址形成电路形成电路 IR PSW PC微地址寄存器微地址寄存器 AR控制存储器控制存储器CM 译码器译码器微命令序列微命令序列微命令字段微命令字段 微地址字段微地址字段IR存放微程序存放微程序。CMCM属于属于CPUCPU，不属于主存储器。，不属于主存储器。（2 2）微指令寄存器）微指令寄存器 IR功能：功能： 微地址微地址形成电路形成电路 IR PSW PC微地址寄存器微地址寄存器 AR控制存储器控制存储器CM 译码器译码器微命令序列微命令序列微命令字段微命令字段 微地址字段微地址字段IR存放现行微指令存放现行微指令。微命令字段：微命令字段：提供一步操作所需

22、的微命令。提供一步操作所需的微命令。微地址字段：微地址字段：指明后续微地址的形成方式。指明后续微地址的形成方式。提供微地址的给定部分。提供微地址的给定部分。( (微操作控制字段微操作控制字段) )( (顺序控制字段顺序控制字段) )（3 3）微地址形成电路）微地址形成电路功能：功能： 微地址微地址形成电路形成电路 IR PSW PC微地址寄存器微地址寄存器 AR控制存储器控制存储器CM 译码器译码器微命令序列微命令序列微命令字段微命令字段 微地址字段微地址字段IR提供两类微地址提供两类微地址。微程序入口地址：微程序入口地址：由机器指令由机器指令操作码操作码形成。形成。后续微地址：后续微地址：由

23、由微地址字段微地址字段、现行微地现行微地址址、运行状态运行状态等形成。等形成。2.2.工作过程工作过程 微地址微地址形成电路形成电路 IR PSW PC微地址寄存器微地址寄存器 AR控制存储器控制存储器CM 译码器译码器微命令序列微命令序列微命令字段微命令字段 微地址字段微地址字段IR 取指微指令取指微指令（1 1）取机器指令）取机器指令CMCM取指取指微指令微指令IRIR控制存储器控制存储器 取指微指令取指微指令微命令字段微命令字段 微地址字段微地址字段 译码器译码器微命令序列微命令序列 IR微命令字段微命令字段译码器译码器控制存储器控制存储器微命令微命令主存主存机器指令机器指令微命令字段微

24、命令字段 微地址字段微地址字段IRIR 译码器译码器微命令序列微命令序列（2 2）转微程序入口）转微程序入口IRIR操作码操作码微地址形微地址形成电路成电路入口入口ARAR微命令字段微命令字段CMCM首条微指令首条微指令 微地址微地址形成电路形成电路 IR PSW PC微地址寄存器微地址寄存器 AR控制存储器控制存储器CM 译码器译码器微命令序列微命令序列微命令字段微命令字段 微地址字段微地址字段IR 取指微指令取指微指令控制存储器控制存储器 取指微指令取指微指令微命令字段微命令字段 微地址字段微地址字段 译码器译码器微命令序列微命令序列 IR控制存储器控制存储器微命令字段微命令字段 微地址字

25、段微地址字段 译码器译码器微命令序列微命令序列 微地址微地址形成电路形成电路 IR微地址寄存器微地址寄存器 微地址微地址形成电路形成电路控制存储器控制存储器微地址寄存器微地址寄存器微命令字段微命令字段 微地址字段微地址字段（3 3）执行首条微指令）执行首条微指令控制存储器控制存储器 译码器译码器IRIRIRIR译码器译码器微命令字段微命令字段 微地址字段微地址字段微命令序列微命令序列微命令微命令操作部件操作部件 微地址微地址形成电路形成电路 IR PSW PC微地址寄存器微地址寄存器 AR控制存储器控制存储器CM 译码器译码器微命令序列微命令序列微命令字段微命令字段 微地址字段微地址字段IR（

26、4 4）取后续微指令）取后续微指令微地址字段微地址字段现行微地址现行微地址运行状态运行状态微地址形微地址形成电路成电路微命令字段微命令字段 微地址字段微地址字段 PSW微地址寄存器微地址寄存器 微地址微地址形成电路形成电路微命令字段微命令字段 微地址字段微地址字段 PSW微地址寄存器微地址寄存器微地址寄存器微地址寄存器后续微地址后续微地址ARAR 微地址微地址形成电路形成电路控制存储器控制存储器CMCM后续微指令后续微指令IRIR微地址寄存器微地址寄存器微命令字段微命令字段 微地址字段微地址字段（5 5）执行后续微指令）执行后续微指令同（同（3 3） 微地址微地址形成电路形成电路 IR PSW

27、 PC微地址寄存器微地址寄存器 AR控制存储器控制存储器CM 译码器译码器微命令序列微命令序列微命令字段微命令字段 微地址字段微地址字段IR微命令字段微命令字段 微地址字段微地址字段 PSW微地址寄存器微地址寄存器 微地址微地址形成电路形成电路微命令字段微命令字段 微地址字段微地址字段 PSW微地址寄存器微地址寄存器微地址寄存器微地址寄存器 微地址微地址形成电路形成电路微地址寄存器微地址寄存器微命令字段微命令字段 微地址字段微地址字段（6 6）返回）返回微程序执行完，返回微程序执行完，返回CMCM ( (存放存放取指微指令取指微指令的的固定单元固定单元) )。3.2.3 微指令格式和编码方法微

28、指令格式和编码方法1.1.格式分类格式分类（1 1）垂直型微指令）垂直型微指令优点：优点：一条微指令定义并执行几种并行的基本操作。一条微指令定义并执行几种并行的基本操作。微指令短、简单、规整，便于编写微微指令短、简单、规整，便于编写微程序。程序。缺点：缺点：微程序长，执行速度慢；工作效率低。微程序长，执行速度慢；工作效率低。（2 2）水平型微指令）水平型微指令一条微指令定义并执行一种基本操作。一条微指令定义并执行一种基本操作。优点：优点：缺点：缺点：微指令长，编写微程序较麻烦。微指令长，编写微程序较麻烦。微程序短，执行速度快。微程序短，执行速度快。（3 3）混合型微指令）混合型微指令微指令不长

29、，便于编写；微程序不长，执行微指令不长，便于编写；微程序不长，执行速度加快。速度加快。在垂直型的基础上增加一些不太复杂的并行在垂直型的基础上增加一些不太复杂的并行操作。操作。例例. .长城长城203203微指令微指令 AI BI ZO AOP MOP KK ST AI BI ZO AOP MOP KK ST 3 3 3 3 4 4 4运算器运算器输入控输入控制制运算器运算器输出控输出控制制操作操作类型类型控制控制访访M M、I/OI/O控制控制常数常数辅助辅助操作操作2.2.编码方法编码方法（1 1）直接控制法）直接控制法例例. . 某微指令某微指令微命令按位给出。微命令按位给出。不需译码，产

30、生微命令的速度快；不需译码，产生微命令的速度快；信息的表示效率低。信息的表示效率低。 C C0 0 R W R W1 1 11 1 1C C0=0=0 0 进位初值为进位初值为0 01 1 进位初值为进位初值为1 1R R= =0 0 不读不读1 1 读读0 0 不写不写1 1 写写W W= =微指令中通常只有个别位采用直接控制法。微指令中通常只有个别位采用直接控制法。001 R A001 R A（2 2）分段直接编译法）分段直接编译法例例. .对加法器输入端进行控制。对加法器输入端进行控制。微命令由字段编码直接给出。微命令由字段编码直接给出。000 000 不发命令不发命令微指令中设置微指令

31、中设置AIAI字段，控制字段，控制加法器的输入选择。加法器的输入选择。加法器加法器ABR、CD、ER、CD、FAIAI3010 C A010 C A100 F B100 F B010 C A010 C A011 D B011 D B011 D B011 D B？微命令分组原则：微命令分组原则：同类操作中同类操作中互斥互斥的的微命令放同一字段。微命令放同一字段。不能同时出现不能同时出现CD操作唯一；操作唯一；加法器加法器A A输入端的控制命令放输入端的控制命令放AIAI字段，字段，B B输入端的控制命令输入端的控制命令放放BIBI字段。字段。加法器加法器ABR、CD、ER、CD、F000 000

32、 不发命令不发命令010 C A010 C A100 E A100 E A001 R A001 R A011 D A011 D ACDAI BIAI BI3 3010 C A010 C A000 000 不发命令不发命令010 C B010 C B100 F B100 F B001 R B001 R B011 D B011 D B011 D B011 D BAIAI：BIBI： 一条微指令能同时一条微指令能同时提供若干微命令，便于组织各种操作。提供若干微命令，便于组织各种操作。 编码较简单；编码较简单；（3 3）分段间接编译法）分段间接编译法例例. . 微命令由本字段编码和其他字段解释共同给微

33、命令由本字段编码和其他字段解释共同给出。出。C C = C A C A 1) 1) 设置解释位或解释字段设置解释位或解释字段解释位解释位1 1 A A为某类命令为某类命令0 0 A A为常数为常数2) 2) 分类编译分类编译按功能类型将微指令分类，分别安排各类微按功能类型将微指令分类，分别安排各类微指令格式和字段编码，并设置区分标志。指令格式和字段编码，并设置区分标志。例例.DJS-220 .DJS-220 微指令分两类。微指令分两类。 （4 4）其他编码方法）其他编码方法微指令微指令CPUCPU方式方式( (触发器触发器C=0)C=0)I/OI/O方式方式( (触发器触发器C=1)C=1)1

34、) 1) 微指令译码与机器指令译码复合控制微指令译码与机器指令译码复合控制全加器运算方式控制全加器运算方式控制C = 0 C = 0 QC QC15 16 17C = 1 C = 1 QC JCCQC JCC15 16 17通道专用通道专用例例. .机器指令机器指令 寄存器号寄存器号 寄存器传寄存器传A微指令微指令译码器译码器译码器译码器001001R AR AR1A A门门例例. . 2) 2) 微地址参与解释微地址参与解释004004微地址微地址指令操作码指令操作码 1.1.微程序入口地址的形成微程序入口地址的形成 微指令微指令 取指标志取指标志 变址标志变址标志 0110113.2.4

35、微地址形成方式微地址形成方式微程序入口微程序入口 功能转移功能转移（1 1）一级功能转移）一级功能转移各操作码的位置、位数固定，一次转换成功。各操作码的位置、位数固定，一次转换成功。 入口地址入口地址= =页号，操作码页号，操作码 例例. . 机器指令机器指令1 0F(8 0F(8位位) ) 入口地址入口地址= =00000FH 0FH CM机器指令机器指令2 10(8 10(8位位) ) 入口地址入口地址= =000010H 10H 000F000F00100010无条件转无条件转 微地址微地址1 1微地址微地址1 1微程序微程序1 1无条件转无条件转 微地址微地址2 2微地址微地址2 2微

36、程序微程序2 2 功能转移功能转移 功能转移功能转移0 0页页（2 2）二级功能转移）二级功能转移各类指令操作码的位置、位数不固定，各类指令操作码的位置、位数不固定， 分类转：分类转： 需两需两次转换。次转换。 指令类型标志指令类型标志 区分指令类型区分指令类型 功能转：功能转： 指令操作码指令操作码 区分操作类型区分操作类型 例例. .某指令系统：某指令系统： 双操作数指令的操作码占双操作数指令的操作码占4 4位，其中位，其中高两位为高两位为0000，即，即双双操作数指令类型标志；操作数指令类型标志； 单操作数指令的操作码占单操作数指令的操作码占6 6位，其中位，其中高两位为高两位为0101

37、，即，即单单操作数指令类型标志。操作数指令类型标志。加法指令加法指令000001(401(4位位) ) CM减法指令减法指令000010(410(4位位) ) 无条件转无条件转 10000010000010000010000000010001无条件转无条件转 10001000 功能转移功能转移 功能转移功能转移求补指令求补指令01011100(61100(6位位) ) (1K)(1K)分类转移分类转移给定入口高给定入口高6 6位位10000010000000100010无条件转无条件转 加法地址加法地址无条件转无条件转 减法地址减法地址分类转移分类转移给定入口高给定入口高4 4位位100010

38、00011100011100无条件转无条件转 求补地址求补地址加法地址加法地址加法微程序加法微程序（3 3）用可编程逻辑阵列）用可编程逻辑阵列PLAPLA实现功能转移实现功能转移入口地址入口地址 1 1 PLAPLA IR IR入口地址入口地址 2 2 2.2.后续微地址的形成后续微地址的形成 （1 1）增量方式）增量方式以顺序执行为主，辅以各种常规转移方式。以顺序执行为主，辅以各种常规转移方式。 顺序：顺序：现行微地址现行微地址+1+1。 跳步：跳步：现行微地址现行微地址+2+2。 无条件转移：无条件转移：现行微指令现行微指令给出转移微地址。给出转移微地址。 CMAA+1A+2BB条件转移：

39、条件转移：现行微指令给现行微指令给出转移微地址和转移条件。出转移微地址和转移条件。 B 转移条件转移条件 CC( (条件满足条件满足) )( (条件不满足条件不满足) )转微子程序：转微子程序：现行微指令现行微指令给出微子程序入口。给出微子程序入口。 转移条件转移条件 C DD微子程序微子程序返回微主程序：返回微主程序：现行微指现行微指令给出寄存器号。令给出寄存器号。 A+1RR微指令微指令 给定后续微地址给定后续微地址高位部分高位部分 （2 2）断定方式）断定方式由直接给定和测试断定相结合形成微地址。由直接给定和测试断定相结合形成微地址。 给定部分给定部分 断定条件断定条件指明后续微地址低指

40、明后续微地址低位部分的形成方式位部分的形成方式 例例1.1.微指令微指令 D D（给定）（给定） A A（条件）（条件）2位位位数可变位数可变微地址微地址1010位，位， 约定：约定：A=A=01011010微地址低微地址低4 4位为操作码，位为操作码，D D给定高给定高 位；位；微地址低微地址低3 3位为机器指令目的寻址方式位为机器指令目的寻址方式微地址低微地址低3 3位为机器指令源寻址方式位为机器指令源寻址方式6 67 71111编码，编码，D D给定高给定高 位；位；编码，编码，D D给定高给定高 位。位。7 716路路分支分支8路分支路分支8路分支路分支例例2.2.微指令微指令 设微地

41、址设微地址1010位，位，4 4个状态触发器个状态触发器T1T1T4T4，微程序可按它们的状态转移。微程序可按它们的状态转移。给定给定 D A B D A B 后续微地址后续微地址0000101000001010 D(8 D(8位位) A(2) A(2位位) B(2) B(2位位) )条件条件A A 低位地址低位地址 00 00 0 0 01 01 1 1 10 10 T1T1 11 11 T2T2B B 最低位地址最低位地址 00 00 0 0 01 01 1 1 10 10 T3T3 11 11 T4T40000 0101000010100000101001010101 1010T3T30

42、 01 100001010000010101010000010100000101011111010 1111T1T1 T4T4000001011010111100001010000010100000000010100000101001010000101000001010101000001010000010101111同步控制，用统一微指令周期控制各条微指同步控制，用统一微指令周期控制各条微指令执行。令执行。 P P 3.2.5 微程序时序安排微程序时序安排微指令周期微指令周期 微指令微指令打入打入 IR二级时序：二级时序：控制数控制数据通路据通路操作操作 结果打结果打入目的入目的地，地，读取后

43、续读取后续微指令微指令后续微后续微地址打地址打入入 AR时钟周期时钟周期 3.2.6 微程序控制方式优缺点及应用微程序控制方式优缺点及应用1.1.优点优点 （1 1）设计规整，设计效率高；）设计规整，设计效率高；（2 2）易于修改、扩展指令系统功能；）易于修改、扩展指令系统功能；（3 3）结构规整、简洁，可靠性高；）结构规整、简洁，可靠性高；（4 4）性价比高。）性价比高。2.2.缺点缺点 （1 1）速度慢）速度慢访存频繁访存频繁转移较多转移较多（2 2）执行效率不高）执行效率不高3.3.应用范围应用范围 用于速度要求不高、功能较复杂的机器中。用于速度要求不高、功能较复杂的机器中。特别适用于系

44、列机特别适用于系列机未充分发挥数据未充分发挥数据通路本身具有的通路本身具有的并行能力并行能力 连接方式 信息传输控制方式3.3.1 3.3.1 主机和外设的连接方式主机和外设的连接方式1.1.辐射式辐射式 主机主机I/OI/OI/OI/OI/OI/O早期：不易扩展早期：不易扩展 主机主机 接口接口 接口接口I/OI/OI/OI/OI/OI/O现在：便于扩展现在：便于扩展2.2.总线式总线式 主机主机 接口接口 接口接口I/OI/O I/O I/O I/O I/O便于扩展便于扩展总线总线3.3.通道式通道式 主机主机 通道通道 通道通道I/OI/OI/OI/OI/OI/O并行能力并行能力提高提高

45、3.3.2 3.3.2 信息传送控制方式信息传送控制方式1.1.直接程序传送方式直接程序传送方式用用I/OI/O指令编程实现信息传送。指令编程实现信息传送。（程序查询）（程序查询）（1 1）外设状态）外设状态空闲空闲工作工作结束结束启动启动完成一次完成一次工作工作调用完调用完再请求再请求000001011010空闲空闲：调用前，：调用前，设备不工作；设备不工作；结束结束：调用后，：调用后，设备完成工作。设备完成工作。在接口中设在接口中设置置状态字状态字表表示这些状态。示这些状态。（2 2）查询流程）查询流程启动外设启动外设外设工作完成？外设工作完成？N NY Y入入/出操作出操作（3 3）优缺

46、点）优缺点硬件开销小；硬件开销小；实时处理能力差实时处理能力差, ,并行程并行程度低，无实时处理能力。度低，无实时处理能力。（4 4）应用场合）应用场合对对CPUCPU效率要求不高的场合，效率要求不高的场合， 或诊断、或诊断、 调试过程。调试过程。2.2.中断方式中断方式查询：查询：（1 1）中断的引入）中断的引入程序程序并行操作并行操作主机主机外设外设空闲空闲启动启动等待等待工作工作程序程序交换数据交换数据中断：中断：主机主机程序程序外设外设空闲空闲启动启动工作工作程序程序请求请求中断程序中断程序交换数据交换数据程序程序（2 2）中断定义）中断定义开中断开中断一条指令结束一条指令结束时有中断

47、请求？时有中断请求？N NY Y继续原程序继续原程序（3 3）中断流程）中断流程CPUCPU内设置允许中断标志内设置允许中断标志CPUCPU暂时中止现行程序的执行，转去执行为某暂时中止现行程序的执行，转去执行为某个随机事态服务的中断处理程序。处理完毕个随机事态服务的中断处理程序。处理完毕后自动恢复原程序的执行。后自动恢复原程序的执行。=1 =1 允许响应中断允许响应中断（开中断）（开中断）=0 =0 不允许响应中断不允许响应中断（关中断）（关中断）启动外设启动外设执行中断执行中断服务程序服务程序继续原程序继续原程序响应响应返回返回 CLI CLI ；请求请求关中断，初始化关中断，初始化 启动；

48、启动； 启动设备启动设备响应响应返回返回例例.PC.PC系列机系列机允许中断位允许中断位IF=IF=0 0 关中断关中断1 1 开中断开中断 STI STI ；开中断开中断（4 4）程序组织）程序组织（5 5）硬件设置）硬件设置响应响应逻辑逻辑CPUCPU禁止禁止/ /允许设备请求允许设备请求设备工作完成设备工作完成（6 6）应用场合）应用场合用于中、低速用于中、低速I/OI/O操作或处理复杂随机事态。操作或处理复杂随机事态。判优判优逻辑逻辑请求请求逻辑逻辑屏蔽屏蔽逻辑逻辑非屏蔽非屏蔽CPUCPU送屏蔽字送屏蔽字( (动态改变设备优先级动态改变设备优先级) )设备提出请求设备提出请求判别设备优

49、先级判别设备优先级CPUCPU响应请求，并转相响应请求，并转相应服务程序入口应服务程序入口CPUCPU接口接口注意区分注意区分CPUCPU对请求的对请求的屏蔽屏蔽和对请求的和对请求的响应响应。送屏蔽字送屏蔽字开开/ /关中断关中断3.3.直接存储器存取直接存储器存取(DMA)(DMA)方式方式（1 1）定义）定义DMADMA控制器接控制器接直接依靠硬件实现主存与直接依靠硬件实现主存与I/OI/O间的数据传送，间的数据传送，传送期间不需传送期间不需CPUCPU程序干预。程序干预。1)I/O1)I/O与与主存主存，而不是，而不是I/OI/O与与CPUCPU或或I/OI/O与与主机主机。2)2)早期

50、由早期由CPUCPU控制传送；控制传送； 现在由现在由DMADMA控制器控制器控制传送，控制传送，管总线权，管总线权，传送完毕再交还总线权。传送完毕再交还总线权。3)3)传送期间只要传送期间只要CPUCPU不访存，可并行操作。不访存，可并行操作。4)4)传送前和传送后需要程序干预。传送前和传送后需要程序干预。（2 2）硬件设置）硬件设置操作类型操作类型地址计数地址计数控制传送方向控制传送方向DMADMA控制器控制器接口接口提供主存地址提供主存地址交换量计数交换量计数控制传送次数控制传送次数DMA/中中断断 请请求求数据缓冲数据缓冲传递请求传递请求暂存交换数据暂存交换数据外设寻址外设寻址提供外设

51、地址提供外设地址初始化信息初始化信息（3 3）DMADMA流程流程启动外设启动外设一个总线周期结一个总线周期结束时有束时有DMADMA请求？请求？N NY Y 继续程序继续程序传送操作类型、主存首址、传送操作类型、主存首址、交换量、外设寻址信息交换量、外设寻址信息一次一次DMADMA传送传送地址地址+1交交换量换量-1一条指令结束一条指令结束时有中断请求？时有中断请求？中断处理中断处理Y Y交换量交换量=0=0？N NY Y申请中断申请中断N N响应响应主程序主程序实现初始化。实现初始化。三个阶段：三个阶段：程序准备：程序准备：DMADMA传送：传送：善后处理：善后处理：（4 4）应用场合）应

52、用场合用于高速、简单、批量数据用于高速、简单、批量数据传送。传送。硬件硬件实现实现M MI/OI/O。中断处理程序中断处理程序判断传送的正误。判断传送的正误。DMADMA与中断的相同点：与中断的相同点：能响应随机请求；可并行操作。能响应随机请求；可并行操作。DMADMA与中断的不同点：与中断的不同点：中断：用程序实现中、低速中断：用程序实现中、低速I/OI/O传送；能处理复杂传送；能处理复杂 一条指令结束时响应请求。一条指令结束时响应请求。事态；事态；DMADMA：用硬件实现高速、简单用硬件实现高速、简单I/OI/O传送；一个总线传送；一个总线 周期结束时响应请求。周期结束时响应请求。 程序切

53、换程序切换总线权切换总线权切换 指令系统 CPU总体结构 组合逻辑控制器设计 微程序控制器设计设计步骤：设计步骤：拟定指令系统拟定指令系统确定总体结构确定总体结构安排时序安排时序拟定指令流程和微命令序列。拟定指令流程和微命令序列。形成控制逻辑形成控制逻辑3.4.1 3.4.1 指令系统指令系统1.1.指令格式指令格式格式、寻址方式、格式、寻址方式、指令类型设置指令类型设置寄存器、寄存器、ALUALU、数、数据通路设置据通路设置画流程图画流程图( (寄存器传送级寄存器传送级) )列操作时间表列操作时间表组：列逻辑式，形组：列逻辑式，形成逻辑电路成逻辑电路微：按微指令格式微：按微指令格式编写微程序

54、编写微程序指令字长指令字长1616位，采用寄存器型寻址，指令中位，采用寄存器型寻址，指令中给出寄存器号。给出寄存器号。 （主存容量为（主存容量为64K64K1616位）位）双操作数指令格式：双操作数指令格式：4 6 3 34 6 3 3操作码操作码 寄存器号寄存器号 寻址方式寻址方式 寄存器号寄存器号 寻址方式寻址方式目的目的地址地址源源地地址址单操作数指令格式：单操作数指令格式：操作码操作码 （可扩展）（可扩展） 寄存器号寄存器号 寻址方式寻址方式4 3 3 3 34 3 3 3 3目的地址目的地址转移指令格式：转移指令格式：15 12 11 9 8 6 5 4 3 2 1 015 12 1

55、1 9 8 6 5 4 3 2 1 0转移地址转移地址转移条件转移条件操作码操作码 寄存器号寄存器号 寻址方式寻址方式 方式方式 NZVCNZVCCPUCPU可编程访问的寄存器：可编程访问的寄存器：寻址方式寻址方式 编码编码 助记符助记符 定义定义2.2.寻址方式寻址方式寄存器寻址寄存器寻址通用寄存器通用寄存器R R、指令计数器、指令计数器PCPC、堆栈指针、堆栈指针SPSP、程序状态字程序状态字PSWPSW000000R RR R内容为操作数内容为操作数寄存器间址寄存器间址001001（R R）R R内容为操作数地址内容为操作数地址自减型寄存自减型寄存器间址器间址010010-(R)-(R)

56、-(SP)-(SP)R R内容内容-1-1为操作数地址为操作数地址SPSP内容内容-1-1为栈顶地址为栈顶地址寻址方式寻址方式 编码编码 助记符助记符 定义定义101101(PC)+(PC)+(R)+d(R)+d为有效地址为有效地址 R R内容为操作数地址，内容为操作数地址，立即立即/ /自增型自增型寄存器间址寄存器间址011011(R)+(R)+访问后访问后R R内容内容+1+1(SP)+(SP)+SPSP内容内容为栈顶地址，为栈顶地址，出栈后出栈后SPSP内容内容+1+1PCPC内容内容为立即数地址，为立即数地址，取数后取数后PCPC内容内容+1+1变址变址X(R)X(R)X(PC)X(P

57、C)(PC)+d(PC)+d为有效地址为有效地址跳步跳步110110SKPSKP跳过下条指令执行跳过下条指令执行操作码操作码 助记符助记符 含义含义3.3.指令类型指令类型用于数传、堆栈、用于数传、堆栈、I/OI/O操作操作00000000MOVMOV传送传送00010001ADDADD加加01010101EOREOR异或异或双操作数指令双操作数指令01100110COMCOM求反求反10111011SRSR右移右移单操作数指令单操作数指令11001100JMPJMP转移转移11001100RSTRST返回返回11011101JSRJSR转子转子0 0 0 0 0 0 0 0 0 0 5 4

58、3 2 1 0 5 4 3 2 1 0转移地址转移地址无条件转无条件转JMP JMP 寄寄 寻寻 方式方式 NZVCNZVC0 0 0 0 0 0 0 0 1 1 无进位无进位转转(C=(C=0 0) )0 0 0 0 0 0 1 1 0 0 无溢出无溢出转转(V=(V=0 0) )0 0 0 0 1 1 0 0 0 0 数非零转数非零转(Z=(Z=0 0) )0 0 1 1 0 0 0 0 0 0 数为正转数为正转(N=(N=0 0) )1 0 0 0 1 0 0 0 1 1 有进位有进位转转(C=(C=1 1) )1 1 0 0 0 0 1 1 0 0 有溢出有溢出转转(V=(V=1 1)

59、 )1 0 1 0 1 1 0 00 0 数为零转数为零转(Z=(Z=1 1) )1 1 1 1 0 0 00 0 0 数为负转数为负转(N=(N=1 1) )条件满足，转转移地址；条件不满足，顺序执行。条件满足，转转移地址；条件不满足，顺序执行。隐含约定：转子时返回地址压栈保存。隐含约定：转子时返回地址压栈保存。15 12 11 9 8 6 5 015 12 11 9 8 6 5 0子程序入口子程序入口 RSTRST SPSP （SPSP）+ + JSR JSR 寄寄 寻寻 方式方式 NZVCNZVC 5 4 3 2 1 0 5 4 3 2 1 03.4.2 CPU3.4.2 CPU总体结构

60、总体结构1.1.寄存器设置寄存器设置（1 1）可编程寄存器（）可编程寄存器（1616位）位）通用寄存器通用寄存器：R R0 0(000)(000)、R R1 1(001)(001)R R2 2(010)(010)、R R3 3(011)(011)允许中断（开中断）允许中断（开中断） （可扩展）（可扩展） I N Z V CI N Z V C 4 3 2 1 0 4 3 2 1 0暂存器暂存器C C（2 2）非编程寄存器（）非编程寄存器（1616位）位）堆栈指针堆栈指针：SPSP(100)(100)指令计数器指令计数器：PCPC(111)(111)程序状态字程序状态字：PSWPSW(101)(1