第6章 总线系统

1、第6章 总线系统总线是计算机系统中多个功能部件之间进行数据传送的公共通路提供了信息传输和功能扩展的通道采用总线结构方式，主要是由于其在系统设计、生产、使用和维护方面具有诸多的优越性6.1 总线系统概述6.1.1 总线的基本概念6.1.2 总线的连接方式6.1.3 总线接口6.1.4 总线的内部结构6.1.1总线的基本概念数字计算机是由若干个系统功能部件构成的这些部件连接在一起才能形成完整的计算机系统总线是构成计算机系统的互连机构是多个系统功能部件之间进行数据传送的公共通路由系统中各个功能部件所共享总线的特点在于其公用性可同时挂接多个部件或设备借助于总线连接，计算机在各系统功能部件之间实现地址、

2、数据和控制信息的交换，并在争用资源的基础上进行工作6.1.1总线的基本概念一个单处理器系统中的总线，大致可分为三类：内部总线系统总线外部总线6.1.1总线的基本概念 内部总线： CPU内部连接各寄存器及运算部件的总线 系统总线：CPU同计算机系统的其他功能部件（如存储器、通道等）连接的总线系统总线有多种标准接口从16位的ISA，到32/64位的PCI、AGP乃至PCI Express系统总线中包括局部总线局部总线是系统总线向多层结构发展的结果6.1.1总线的基本概念 外部总线：用来连接外部设备或其他计算机的总线，又称为I/O接口如用于连接并行打印机的Centronics总线用于串行通信的RS-

3、232总线、通用串行总线USB和IEEE-1394用于硬磁盘接口的IDE、SCSI总线等6.1.1总线的基本概念1. 总线的特性2. 总线的标准化3. 总线的主要参数1. 总线的特性1）物理特性2）功能特性3）电气特性4）时间特性1）物理特性指总线的物理连接方式包括总线的根数，总线的插头插座的形状，引脚线的排列方式等2）功能特性描述总线中每一根线的功能地址总线的宽度指明了总线能够直接访问的存储器地址空间范围；数据总线的宽度指明了访问一次存储器或外设所能交换数据的位数；控制总线包括CPU发出的各种控制命令（如存储器读/写、I/O读/写等），请求信号与仲裁信号，外设与CPU的时序同步信号，中断信号

4、，DMA控制信号等等3）电气特性定义每一根线上信号的传递方向及有效电平范围送入CPU的信号叫输入信号（IN），从CPU发出的信号叫输出信号（OUT）例如，IBM PC/XT总线的A0A19是地址输出线，D0D7是双向数据线，既可作为数据输入线又可作为数据输出线总线的电平都符合TTL电平的定义4）时间特性定义每根线在什么时间有效即规定总线上各信号有效的时序关系2. 总线的标准化对于相同的指令系统、相同的功能，不同厂家生产的功能部件在具体实现上几乎没有相同的但各厂家生产的相同功能部件却可以互换使用这是由于它们都遵守了相同的系统总线要求IBM PC兼容微机系统中采用的标准总线ISA总线（16位，带宽

5、16MB/s）EISA总线（32位，带宽33MB/s）VESA总线（32位，带宽133MB/s）PCI总线（64位，带宽533MB/s）2. 总线的参数1）总线宽度2）总线频率3）总线带宽1）总线宽度总线宽度总线能同时传送的数据的二进制位（bit）数如16位总线、32位总线指的就是总线具有16位或32位的数据传输能力2）总线频率总线频率总线的实际工作频率也就是一秒钟传输数据的次数是总线工作速度的一个重要参数工作频率越高，速度越快总线频率通常用MHz表示如33MHz、100 MHz、400 MHz、800 MHz等1Hz = 1/s3）总线带宽总线带宽总线本身所能达到的最高数据传输速率单位是兆字

6、节每秒（MB/s）是衡量总线性能的重要指标总线带宽越宽，传输效率也就越高总线带宽与总线宽度和总线频率的关系：(MHz) 总线频率(bit/B) 8(bit) 总线宽度(MB/s) 总线带宽【例6-1】 某总线在一个总线周期中并行传送32位数据，假设一个总线周期等于一个总线时钟周期，总线时钟频率为33MHz，总线带宽是多少? 如果一个总线周期中并行传送64位数据，总线时钟频率升为66MHz，总线带宽是多少?【解】总线带宽=(32bit/8bit/B)33MHz=(32bit/8bit/B)33M/s=132MB/s 总线带宽=(64bit/8bit/B)66MHz=(64bit/8bit/B)6

7、6M/s=528MB/s 6.1.2总线的连接方式总线的排列布置、总线与其他各类部件的连接方式，对计算机系统性能而言尤其重要根据连接方式的不同，单机系统中采用的总线结构可分成三种基本类型：单总线结构、双总线结构、三总线结构6.1.2总线的连接方式总线的排列布置、总线与其他各类部件的连接方式，对计算机系统性能而言尤其重要根据连接方式的不同，单机系统中采用的总线结构可分成三种基本类型：单总线结构、双总线结构、三总线结构1）单总线结构在许多单处理器的计算机中，使用一条单一的系统总线来连接CPU、主存和I/O设备要求连接到总线上的逻辑部件都必须高速运行，以便在某些设备需要使用总线时能迅速获得总线控制权

8、，当不再使用总线时也能迅速放弃总线控制权否则，由于一条总线由多个功能部件共用，有可能导致很大的时间延迟在单总线系统中，对输入/输出设备的操作与主存的操作方法完全一样当CPU把指令的地址字段送到总线上时，如果该地址字段对应的地址是主存地址，则主存予以响应，在CPU和主存间发生数据传送数据传送的方向由指令操作码决定如果该地址字段对应的地址是外围设备地址，则外围设备予以响应，在CPU和对应的外围设备间发生数据传送数据传送的方向也由指令操作码决定在单总线系统中，某些外围设备也可以指定地址外围设备通过与CPU中的总线控制部件交换控制信号的方式占有总线一旦外围设备得到总线控制权，就可以向总线发送地址信号，

9、指定要与哪一个设备进行信息交换如果一个由外围设备指定的地址对应于一个主存单元，则主存予以响应于是在主存和外设间将进行直接存储器传送（Direct Memory Access，DMA）单总线结构的优点容易扩展成多CPU系统只要在系统总线上挂接多个CPU即可单总线结构的缺点由于所有逻辑部件都挂在同一个总线上，因此总线只能分时工作即某一个时间只能允许一对部件之间传送数据这就使信息传送的吞吐量受到限制2）双总线结构双总线系统结构在CPU和主存间设置了一组高速的存储总线使CPU可通过专用的存储总线与存储器交换信息，减轻系统总线的负担同时主存仍可通过系统总线与外设进行DMA操作，而不必经过CPU当然，这种

10、双总线系统是以增加硬件为代价的3）三总线结构总线系统结构是在双总线系统基础上增加I/O总线形成的系统总线是CPU、主存和通道（IOP）之间进行数据传送的公共通路I/O总线是多个外围设备与通道之间进行数据传送的公共通路DMA方式中，外设与主存间直接交换数据而不经过CPU，从而减轻了CPU对数据输入输出的控制通道方式I/O可进一步提高CPU的效率通道实际上是一台具有特殊功能的处理器，又称为IOP（I/O Processor，I/O处理器）分担CPU的一部分功能，实现对外设的统一管理，完成外设与主存之间的数据传送由于增加了IOP，整个系统的工作效率可以大大提高然而，这是以增加更多的硬件为代价的4）多

11、总线结构 多总线：在CPU、主存、I/O之间互联采用多条总线。如图所示。 高速的CPU总线：CPU和cache之间采用 系统总线：主存连在其上。 高速总线上可以连接高速LAN（100Mb/s局域网）、视频接口、图形接口、SCSI接口（支持本地磁盘驱动器和其他外设）、Firewire接口（支持大容量I/O设备）。高速总线通过扩充总线接口与扩充总线相连，扩充总线上可以连接串行方式工作的I/O设备。 通过桥CPU总线、系统总线和高速总线彼此相连。桥实质上是一种具有缓冲、转换、控制功能的逻辑电路。 多总线结构体现了高速、中速、低速设备连接到不同的总线上同时进行工作，以提高总线的效率和吞吐量，而且处理器

12、结构的变化不影响高速总线。6.1.3总线的内部结构1早期总线的内部结构2当代总线的内部结构1早期总线内部结构实际上是处理器芯片引脚的延伸，是处理器与I/O设备适配器的通道这种简单的总线一般由50100根信号线组成按功能特性可分为：数据（总）线、地址（总）线、控制（总）线1）数据总线数据总线（Data Bus，DB）是在计算机系统各部件之间传输数据信息的信号线，数据总线是双向的数据线的根数称为数据总线的宽度，通常为8、16、32或64由于每根数据线每次传送1位二进制数，所以数据线的根数决定了每次能同时传送的二进制的位数数据总线的宽度是表现系统总体性能的关键因素之一如果数据总线的宽度为8位，而指令

13、长度为16位，那么在每个指令周期中需要两次访问存储器才能取回完整的16位指令2）地址总线地址总线（Address Bus，AB）是在计算机系统各个部件之间传输地址信息的信号线用来规定数据总线上的数据来自何处或将被送往何处地址总线是单向的如果CPU要从存储器中读取一个信息，将要读取的信息的存储器地址放到地址总线上从给定的存储器地址中取出所需要的信息地址总线的宽度决定了计算机系统能够使用的最大的存储器容量3）控制总线控制总线（Control Bus，CB）是在计算机系统各部件之间传输控制信息的信号线作用是对数据总线、地址总线的访问及使用实施控制控制线中每一根线都是单向的用来指明数据传送的方向、中断

14、请求和定时控制等控制总线上传输的控制信息，其作用就是在计算机系统各个部件之间发送操作命令和定时信息命令信息规定了要执行的具体操作定时信息则规定了数据信息和地址信息的时效性随着计算机技术的发展，这种简单总线结构逐渐暴露出一些不足：第一，CPU是总线上的惟一主控者即使后来增加了具有简单仲裁逻辑的DMA控制器以支持DMA传送，但是仍不能满足多CPU环境的要求第二，总线信号是CPU引脚信号的延伸所以总线结构与CPU紧密相关，通用性较差2当代总线内部结构当代总线是一些标准总线追求与结构、CPU、技术无关的开发标准满足包括多CPU在内的主控者环境需求在当代总线结构中，CPU与Cache作为一个模块与总线相

15、连系统中允许存在多个这样的处理器模块总线控制器负责在几个总线请求者之间进行协调与仲裁整个总线结构分成四个部分：1）数据传送总线2）仲裁总线3）中断和同步总线4）公用线1）数据传送总线由地址线、数据线、控制线组成，结构与早期总线类似，有32条地址线，32或64条数据线2）仲裁总线包括总线请求线和总线授权线3）中断和同步总线处理带优先级的中断操作，包括中断请求线和中断认可线4）公用线包括时钟信号线、电源线、地线、系统复位线以及加电或断电的时序信号线等3总线结构实例 大多数计算机 采用了分层次 的多总线结构。 右图它是一个 三层次的多总 线结构即有 CPU总线、 PCI总线和 ISA总线。3总线结构

16、实例Pentium机的总线结构分为三层：CPU总线、PCI总线和ISA总线。 CPUCPUPCIPCIISAISA北北桥桥南南桥桥6.2 总线接口6.2.1 信息传送方式6.2.2 总线的接口的基本概念6.2.1信息传送方式信息的传送方式信息的传送方式 计算机系统中，传输信息基本有三种方式：串行传送并行传送分时传送出于速度和效率上的考虑，系统总线上传送的信息必须采用并行传送方式。分时传送即总线的分时复用。6.2.1信息传送方式 串行传送使用一条传输线，采用脉冲传送。主要优点是只需要一条传输线，这一点对长距离传输显得特别重要，不管传送的数据量有多少，只需要一条传输线，成本比较低廉。缺点就是速度慢

17、6.2.1信息传送方式 并行传送每一数据位需要一条传输线，一般采用电位传送。分时传送总线复用或是共享总线的部件分时使用总线。 6.2.2总线接口的基本概念外围设备种类繁多，速度各异，不可能简单地把外围设备全部连接到CPU上，而是将外围设备同适配器（Adapter）部件连接起来通过适配器实现高速CPU与低速外设间工作速度上的匹配和同步完成计算机和外设间的所有数据传送和控制适配器通常称为接口（Interface）6.2.2总线接口的基本概念接口就是指CPU和主存、外围设备之间通过总线进行连接的逻辑部件接口部件在动态连接的两个部件之间起着“转换器”的作用，以便实现彼此之间的信息传送一个典型的计算机系

18、统具有不同类型的外围设备，因而会有不同类型的接口CPU、接口和外围设备间的连接关系外围设备本身带有设备控制器通过接口接收来自CPU的信息，并将信息传送到设备或者从设备中读出信息传送到接口，由接口传给CPU由于外围设备种类繁多且速度不同，因而每种设备都有适应自己工作特点的设备控制器外围设备本身与它自己的控制电路，统称为外围设备一使所有外围设备彼此兼容并能在一起工作，CPU规定了不同的信息传送控制方法不管什么外围设备，只要选用某种数据传送方法，并按其规定通过总线和主机连接，就可以进行信息交换通常在总线和每个外围设备的设备控制器之间，使用一个适配器（接口）电路来保证外围设备用计算机系统特性所要求的形

19、式发送和接收信息接口逻辑通常做成标准化的部件，称为标准接口一个标准接口可连接一个设备，也可连接多个设备典型的接口通常具有如下功能：1）控制接口靠程序的指令信息来控制外围设备的动作，如启动、关闭设备等2）缓冲接口在外围设备和计算机系统其他部件间起缓冲器作用，用以补偿各种设备在速度上的差异3）状态接口监视外围设备的工作状态并保存状态信息，供CPU查询外围设备时进行分析之用4）转换接口可完成所要求的数据转换工作，如并串转换或串并转换，数据能在外围设备和CPU间正确传送5）整理接口可完成一些特别的功能，如在需要时修改字计数器或当前主存地址寄存器6）程序中断每当外围设备向CPU请求某种动作时，接口即向C

20、PU发出中断请求信号；如果设备完成了一个操作或设备发生错误，接口也会产生中断事实上，一个适配器必然有两个接口：一是和系统总线的接口CPU和适配器进行数据交换采用并行方式二是和外设的接口适配器和外设进行数据交换可采用并行方式，也可采用串行方式根据外围设备采用的数据交换方式的不同，适配器（接口）可分为串行数据接口和并行数据接口两大类6.3 总线的仲裁6.3.1 集中式仲裁6.3.2 分布式仲裁总线的控制就是决定共享总线的部件如何获得总线的使用权（控制权），总线控制部件是总线的仲裁机构连接到总线上的功能模块有主动和被动两种模式主动模式的模块称为主方（Master）可以启动一个总线周期被动模式的模块称

21、为从方（Slave）只能响应主方的请求CPU模块在不同时间里既可用作主方，也可用作从方，而存储器模块只能用作从方由于总线是在多个部件之间共享的，每一次总线操作只能有一个主方占用总线控制权，但是同一时间里可以有一个或多个从方主方是那些在某个时刻独占总线的部件，一般会在占有总线之前发出总线占用请求除了CPU模块外，I/O功能模块、DMA控制器也可以作为主方提出总线请求为解决多个主设备同时竞争总线控制权的问题，必须设置总线仲裁部件以某种方式选择其中一个主设备作为总线的下一个主方对多个主设备提出的占用总线请求，一般可采用优先级或公平策略进行仲裁按照总线仲裁电路位置的不同，仲裁方式分为集中式仲裁和分布式

22、仲裁两类6.3.1集中式仲裁在集中式仲裁中，每个功能模块有两条线连到中央仲裁器一条是送往仲裁器的总线请求信号线BR一条是仲裁器送出的总线授权信号线BG对单处理器系统总线而言，中央仲裁器又称为总线控制器是CPU的一部分按照目前的总线标准，中央仲裁器一般是一个单独的功能模块1）菊花链查询方式总线中有一条BS线，标明总线的状态1表示总线正被某个主方所使用0表示总线空闲中央仲裁器设备接口0设备接口n设备接口1DABSBRBG(a)链式查询方式特点：特点：总线授权信号BG采用串行方式从一个I/O接口传送到下一个I/O接口如BG到达的接口无总线请求，则继续往下查询如BG到达的接口有总线请求，BG信号便不再

23、往下查询意味着该I/O接口获得了总线控制权显然，在查询链中离中央仲裁器最近的设备具有最高优先级，离中央仲裁器越远的设备其优先级越低因此，链式查询是通过接口的优先级排队电路来实现的特点：特点：优点只用很少几根线就能按一定的优先次序实现总线仲裁，且这种结构很容易扩充新的设备缺点对查询链的电路故障非常敏感如果第i个设备的接口中有关查询链的电路发生故障，那么第i个以后的设备就都不能工作了查询链的优先级是固定的如果优先级高的设备频繁发出总线请求，则优先级较低的设备有可能长期无法使用总线2）计数器定时查询方式总线上任一设备需要使用总线时，通过BR线发出总线请求中央仲裁器接到请求后，在BS线为“0”的情况下

24、让计数器开始计数，计数值通过一组地址线发向各个设备每个设备接口都有一个设备地址判别电路当地址线上的计数值与请求总线的设备的地址一致时，该设备将BS线置“1”，获得总线使用权，同时终止计数查询中央仲裁器 BSBR(b)计数器定时查询方式设备接口0设备接口1设备接口n设备地址DA每次计数既可以从“0”开始，也可以从终止点开始：如果从“0”开始，各设备的优先次序与链式查询法相同，优先级的顺序是固定的；如果从终止点开始，则每个设备使用总线的优先级相等计数器的初值也可用程序来设置可以方便地改变优先次序但这种灵活性是以增加线数为代价的3）独立请求方式每一个共享总线的设备均有一对总线请求线BRi和总线授权线

25、BGi当设备要求使用总线时，便发出该设备的请求信号中央仲裁器中有个排队电路，根据自己的优先策略决定首先响应哪个设备的请求，给该设备以授权信号BGi中央仲裁器 BR0(c)独立请求方式设备接口0设备接口1设备接口nBG0BR1BG1BRnBGnDA优点响应速度快确定优先响应的设备所花时间少，用不着一个个查询对优先次序的控制相当灵活可预先固定也可通过程序来改变还可用屏蔽（禁止）某个请求的办法，不响应来自无效设备的请求因此，现代的总线标准普遍采用独立请求方式6.3.2分布式仲裁不需要中央仲裁器，每个潜在的主方功能模块都有自己的仲裁号和仲裁器当它们有总线请求时，把它们惟一的仲裁号发送到共享的仲裁总线上

26、每个仲裁器将仲裁总线上得到的号与自己的号进行比较如果仲裁总线上的号大，则它的总线请求不予响应，并撤消它的仲裁号最后，获胜者的仲裁号保留在仲裁总线上显然，分布式仲裁是以优先级仲裁策略为基础的为了同步主方、从方的操作，必须制订通信定时协议所谓定时，是指事件出现在总线上的时序关系计算机系统中有两种截然不同的通信方式同步通信异步通信1）同步定时CPU发出读命令信号，将存储器地址发到地址线上存储器模块识别地址码，经过一个时钟周期延迟（存取时间）后，将数据和认可信息放到总线上，被CPU读取总线时钟总线时钟启动信号启动信号读命令读命令地址线地址线数据线数据线认可认可（a a）同步时序同步时序地址地址数据数据

27、事件出现在总线上的时刻由总线时钟信号来确定读数据的同步时序所有事件出现在时钟信号上升沿，多数事件只占一个时钟周期由于采用公共时钟，每个功能模块什么时候发送或接收信息都由统一时钟规定,因此，同步通信具有较高的传输频率同步通信适用于总线长度较短、各功能模块存取时间比较接近的情况同步方法对于任何两个功能模块的通信都给予相同的时间安排由于同步总线必须按最慢的模块来设计公共时钟，当各功能模块的存取时间相差很大时，总线效率会大大损失2）异步定时在异步通信协议中，后一事件出现在总线上的时刻取决于前一事件的出现即建立在应答式或互锁机制基础上不需要统一的公共时钟信号总线周期的长度可变CPU发出读命令信号和存储器

28、地址信号经过一段时间延迟，待信号稳定后，它启动主同步（MSYN）信号引发存储器以从同步（SSYN）信号予以响应，并将数据放到数据线上SSYN信号使CPU读数据，然后撤消MSYN信号MSYN信号撤消又使SSYN信号撤消最后地址线、数据线不再有有效信息，于是读数据总线周期结束（b b）异步时序异步时序读命令读命令地址线地址线数据线数据线主同步主同步（MSYNMSYN）从同步从同步（SSYNSSYN）地址地址数据数据异步通信的优点总线周期长度可变，不把响应时间强加到功能模块上允许快速和慢速的功能模块连接到同一总线上但这是以增加总线的复杂性和成本为代价的正因如此，目前多数微机的总线还是采用同步通信方法6.4总线的定时和数据传送模式6.4.1 总线的定时6.4.2 总线数据传送模式6.4.1总线的定时总线定时总线定时 总线的信息传送过程：请求总线、总线仲裁、寻址、信息传送、状态返回。 定时：事件出现在总线上的时序关系。 同步定时：异步定时：731同步定时742.异步定时75【例】某CPU采用集中式仲裁方式，使用独立请求与菊花链查询相结合的二维总线控制结构。每一对请求线BRi和授权线BGi组成一对菊花链查询电路。每一根请求线可以被若干个传输速率接近的设备共享。当这些设备要求传送时通过BRi线向仲裁器发出请求，对应的BGi线则串行查询每个设备，从