数字电子时钟设计

1、目 录摘要1ABSTRACT11 前言11.1研究背景及意义12  电路的总设计22.1  电路的设计目的22.2  电路的组成原理22.3电路设计要求33  电路设计计算及分析33.1振荡电路33.2时间计数电路53.2.1十进制计数器53.2.2六十进制计数器和二十四进制计数器的连接53.2.3 完整的电子时钟计时电路63.3 显示电路73.4 校时电路83.5 整点报时电路93.6 闹钟功能电路93.6.1 4位数值比较器74LS8593.6.2 八位数值比较器103.6.3 完整闹钟电路113.7 完整电路134 总结及心得135 参考文献146

2、 附录16附录1：元器件清单16数字电子时钟设计摘要：数字电子钟实际上是一个对标准频率（1Hz）进行计数的计数电路。由振荡电路形成秒脉冲信号，秒脉冲信号输入计数器进行计数，并把累计结果以“时”、 “分”“秒”的数字显示出来。秒计数器电路计满 60 后触发分计数器电路，分 计数器电路计满 60 后触发时计数器电路，当计满 24 小时后又开始下一轮的循环计数。一般由振荡电路、计数器、数码显示器等几部分组成。    振荡电路：主要用来产生时间标准信号，由 NE555 组成

3、的多谐振电路产生，但是因为时钟的精度主要取决于时间标准信号的频率及稳定度，所以一般采用石英晶体振荡器。    分频器：因为振荡器产生的标准信号频率很高，要是要得到“秒”信号，需 一定级数的分频器进行分频。    计数器：有了“秒”信号，则可以根据 60 秒为 1 分， 24小时为 1 天的进制，分别设定“时”“分”“秒”的计数器，分别为 60 进制，60 进制,24 进制计数器，并输出一分，一小时的进位信号。

4、0;由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路可以对分和时进行校时。另外，计时过程要具有报时功能，当时间到达整点前 1 秒开始，蜂鸣器开始鸣叫。Design of digital electronic clockABSTRACT：Digital electronic clock is actually a standard frequency (1Hz) counts counting circuits. Formed by the oscillator pulse signal and pulse signal input coun

5、ter to count, and cumulative results to "time" and "points" and "second" number displayed. Second expiration of counter-post trigger counter, expiration of counter post counter when it is triggered, when the expiration of 24 hours after starting the next round of the lo

6、op count.Generally oscillator circuits, counters, digital displays and other parts. Oscillator circuits: mainly used for standard signals, generated by resonant circuit NE555, but because the clock's accuracy depends on the time standard signal frequency and stability, so using quartz crystal os

7、cillator. Crossover: because of the high standard signal frequency of the oscillator, if you want to get "seconds" signal, required a certain series of crossover frequency. Counter: "seconds" signal, it can under 60 seconds to 1 minute, 24 hour 1 day binary, respectively, set the

8、 "when" "minute" and "second" counter, respectively, m-60, m-60, 24 binary counter, and output, carry an hour signal. As the count start time is impossible with standard time (Beijing time) is required in the circuit on the circuit to a school and to school. In addition

9、, timekeeping time-keeping function, when the time reaches 1 second before the hour begins, buzzer began to tweet.1 前言1.1研究背景及意义加入世贸组织以后，中国面临激烈的竞争。这种竞争将是一场科技实力、管理水平和人才素质的较量，风险和机遇共存，同时电子产品的研发日新月异，不仅是在通信技术方面数字化取代于模拟信号，就连我们的日常生活也进于让数字化取缔。说明数字时代已经到来，而且渗透于我们生活的方方面面。 就拿我们生活的实例来说明一下“数字”给我们带来的便捷。下面我们就以

10、数字钟为例简单介绍一下。“数字钟”，我们听到这几个字，第一反应就是我们所说的数字，数字钟就是以数字显示取代模拟表盘的钟表，在显示上它用数字反应出此时的时间，相比模拟钟能给人一种一目了然的感觉，不仅如此它还能同时显示时、分、秒。而且能对时、分、秒准确校时，这是普通钟所不及的。与此同时数字钟还能准确定时，在你所规定的时间里准确无误的想你发出报时声音，提醒你在此时所需要去做的事。与旧式钟表相比它更适用于现代人的生活。 2  电路的总设计 2.1  电路的设计目的    数字电子钟是一种用数字电路技术实现时、分、秒计时的装置，与机械

11、式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因 此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。目前，数字钟的功能越来越强，并且有多种专门的大规模集成电路可供选择。本设计采用 74LS160、带有译码器的数码管和适当的门电路构成,可实现对时、分、秒等时间信息的采集和较时功能地实现.   设计一个数字计时器，可以完成  00:00:00  到  23:59:59  的计时功能，并在控制电路的作用下

12、具有快速校时、快速校分功能。能进行正常的时分秒计时功能。分另由六个数码管实现时分秒的计时。同时实现报时和闹钟的功能。通过  Multisim 软件平台，设计含小时，分钟，秒钟显示功能的数字时钟。2.2  电路的组成原理数字电子钟主要分为数码显示器、60  进制和  24  进制计数器、频率振荡器和校时这几个部分。数字电子钟要完成显示需要 6 个数码管，八段的数码管需要译码器械才能显示，然后要实现时、分、秒的计时需要 60 进制计数器和 24

13、60;进制计数器，在仿真软件中发生信号可以用函数发生器仿真，频率可以随意调整。60 进制可能由 10 进制和 6 进制的计数器串联而成，而小时的 24 进制可以采用 74LS160 置数端触发实现。频率振荡器可以由晶体振荡器分频来提供，也可以由 555 定时器来产生脉冲并分频为1HZ。  主体思路图：               

14、; 图2.2.12.3电路设计要求  具体要求：实现24小时的时钟显示、校准、整点报时等功能。  （1）显示功能：具有“时”、“分”、“秒”的数字显示（“时”从023，分059，秒059）。  （2）校时功能：当刚接通电源或数字时钟有偏差时，可以通过手动的方式去校时。  （3）整点报时：当时钟计时到整点时，能进行整点报时。  （4）复位功能：当数字时钟有偏差时，可以通过手动的方式使其恢复初始零状态。  3  电路设计计算及分析3.1振荡电路：多谐振荡器是一种能产生矩形波的自激振荡器，也称矩形波发生器。“多谐”指矩形

15、波中除了基波成分外，还含有丰富的高次谐波成分。多谐振荡器没有稳态，只有两个暂稳态。在工作时，电路的状态在这两个暂稳态之间自动地交替变换，由此产生矩形波脉冲信号，常用作脉冲信号源及时序电路中的时钟信号。用555定时器构成的多谐振荡器电路如图3.1.1，图中电容C、电阻R1和R2作为振荡器的定时元件，决定着输出矩形波正、负脉冲的宽度。定时器的触发输入端（2脚）和阀值输入端（6脚）与电容相连；集电极开路输出端（7脚）接R1、R2相连处，用以控制电容C的充、放电；外界控制输入端（5脚）通过0.01uF电容接地。  图3.1.1通过仿真，示波器XSC1输出图3.1.2所示波形。3.2时间计数电

16、路  3.2.1十进制计数器74160 计数器是对CP 脉冲进行计数的时序逻辑电路。如果组成计数器中的各个触发器的CP 不是同一信号，这样的计数器称异步计数器。本次设计采用6片十进制同步计数器74160组成两个六十进制的计数器（分、秒）和一个二十四进制计数器（时）。74160如图所示。74160是中规模集成的同步十进制加法计数器，有着同步预置数、异步置零和保持的功能。其功能表如表所示。图3.2.1表3.2.1 74160N功能表CPEPET工作状态×0×××置010××预置数×1101

17、保持（C的状态）×11×0保持（C=0）1111计数3.2.2六十进制计数器和二十四进制计数器的连接电子时钟的“分”和“秒”由六十进制计数器实现，“时”由二十四进制计数器实现。因此，就需要用74160接成两个六十进制和一个二十四进制计数器。多片计数器组合，各级之间的连接方式分串行进位方式、并行进位方式。本次设计采用串行进位的方式。  在串行进位方式中，以低位片的进位输出信号作为高位片的时钟输入信号。两片74160的EP和ET恒为1，都工作在计数状态，第一片每计到9（1001）时，C端输出变为高电平，经反相器后使第二片的CLK端为低电平。下一个计数输入脉冲到达后，第

18、一片记成0(0000)状态，C端跳回低电平，经反相器后使第二片的输入端产生跳变，于是，第二片计入1。从而，将两片十进制计数器74160串联成一个百进制计数器。  得到百进制计数器后，应用整体置零的方法接成六十进制和二十四进制计数器。当计数器从全0状态开始计数，计入60个脉冲时，经与非门产生低电平信号，立即将两片74160同时置零，于是便得到一个六十进制计数器，如图。同理，当计入24个脉冲时，经与非门产生的低电平信号立即将两片74160同时置零，得到二十四进制计数器，如图3.2.3 完整的电子时钟计时电路按“秒”、“分”、“时”的顺序，将两片六十进制计数器和一片二十四进制计数器串联，便

19、得到完整的电子时钟计时电路，如图3.3 显示电路数码管按照其发光二极管的连接方式不同，可分为共阳极和共阴极两种。共阴极是指数码管中所有发光二极管的阴极连在一起接低电平，而阳极分别由a、b、c、d、e、f、g输入信号驱动，当某个输入为高电平时，相应的发光二极管点亮；共阳极数码管则相反，它的所有发光二极管的阳极连在一起接高电平，而阴极分别由a、b、c、d、e、f、g输入信号驱动，当某个输入为低电平时，相应的发光二极管点亮。由于计数器输出的是8421码，数码管不能直接显示成数字，为了让数数码管显示人们能看懂的数字，就需要把计数器输出的8421码转换成数码管显示的阿拉伯数字，这就需要译码器的翻译。本设

20、计采用DCDHEX七段发光二极管译码显示器。DCDHEX为共阳极LED数码管。显示器引脚从右到左依次为：1，2，3，4。该显示包含了译码功能，所以无需专门的译码器。正确的引脚连接方式为：QA接1，QB接2，QC接3，DQ接4。如图3.4 校时电路数字钟应具有分校正和时校正功能，因此，应截断分十位和时十位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。  本设计的校时电路的关键，是通过开关，控制电路中“秒”到“分”、“分”到“时”的进位输入端的高低电平的变化，从而实现手动调节“分”和“时”。  现以分校时电路为例，如图。正常时刻，与非门U3A的一端接高

21、电平，另一端接秒十位的进位输出端，即U9A。此时，若秒十位的进位输出端输出低电平，则分个位的CLK有低电平信号输入，得到进位。若秒十位的进位输出端输出高电平，则分个位的CLK有高电平信号输入，因此，无进位。当接通开关J1，与非门一端接地，即为低电平，另一端还是接到秒十位的进位输出端。此时，无论秒十位的进位输出端输出高电平还是低电平，经与非门U3A输出的均为高电平，经非门U4A得到低电平，并输入到分个位的CLK，使其得到进位，实现“分”加1。J1为单刀双掷的跳变开关，即按下M键开关闭合，松开M键开关随之断开。所以，可以通过连续按下M键连续增加“分”。时校时与分校时同理，连续按下H键（控制开关J2

22、的闭合与断开）便可连续增加“时”。因此，通过控制开关J1和J2的断开与闭合，便可得到想要校正的时刻。要强调的是，此种校时方法是可以实现进位的。即，当“分”显示为59时，再按M，“时”显示便会加1，同时“分”显示清零。但当“时”显示为23时，再按H，“时”清零，但“分”显示会继续按原状态计数。3.5 整点报时电路该部分电路的关键是通过开关J3的闭合与断开来控制信号源信号输入到蜂鸣器，从而使嗡鸣器发出声音。本设计用灯泡X1的闪烁来代替蜂鸣器的发声。电路如图所示。 当电路计时到59分50秒时，电路经三个与门U5A、U6A、U7A，输出高电平，使得电压控制开关J3中获得电流（J3的开启电压设置要小于信

23、号源电压值），从而控制开关闭合，灯泡与信号源接通，电灯亮起。又由于信号源与提供秒脉冲信号源的信号一致，均是多谐振荡器产生的频率为1HZ的脉冲信号，因此，开关J3闭合后，因秒脉冲信号的作用，电灯X1出现闪烁状态，闪烁持续到“时”得到进位（持续10秒）。“时”得到进位后，经三个与门输出为低电平，因此，开关J3断开，灯泡X1与信号源断开，闪烁停止，等待下一次高电平的出现（×时59分50秒）。3.6 闹钟功能电路3.6.1 4位数值比较器74LS85  在一些数字系统当中经常要求比较两个数值的大小。为完成这一功能所设计的逻辑电路称为数值比较器。  如图为1位数值比较器。A

24、B为A>B；AB为A=B；AB为A<B。在比较两个多位数时，必须自高到低地逐级比较，而且只有在高位相等时才需比较低位。例如，A、B是两个4位二进制数A3A2A1A0和B3B2B1B0。进行比较时应首先比较A3和B3。如果A3>B3，那么不管其他几位数各位何值，可定是A>B，反之A<B。如果A=B就必须通过比较下一位A2和B2来判断A和B的大小了。依次类推，定能比出结果。该设计需要比较出A=B，即当时钟显示数字所对应的二进制数与闹钟设定的二进制数相等时，闹钟响起（本设计用灯泡的闪烁代替蜂鸣器的发声）。 A=B的逻辑函数表达式为：Y=(A3B3)(A2B2)

25、(A1B1)(A0B0)I（A=B）图为4为数值比较器74LS853.6.2 八位数值比较器可以将两片以上的74LS85可以组合成位数更多的数值比较器电路。只要将两个数的高4位接到第二片75LS85上，而将低4位接到第一片74LSA85上，同时把第一片的Y接到第二片的I上就行了（即：OAGTB接AGTB，OAEQB接AEQB，OALTB接ALTB）。 如图11为两片74LS85组成的8为数值比较器3.6.3 完整闹钟电路完整闹钟功能电路  闹钟电路要完成对所设置闹钟时刻与时钟显示时刻的比较。比较的数值包括时十位、时个位、分十位、分个位，并按从高到低的顺序逐级比较。因此，本次

26、设计采用4片74LS85和4个拨码开关构成闹钟电路。将时钟电路显示十进制数对应的二进制数A与拨码开关所设置的闹钟时刻B做比较。从时十位到分个位，逐级比较，若均分别相等，即为A=B，此时从最低位（分个位）对应的比较器74LS85的OAEQB输出高电平。高电平是开关s5闭合，灯泡X2与脉冲信号相连，闪烁（开关s5的功能和要求与整点报时电路中J1的功能相同）。完整闹钟功能电路如图12所示。3.7 完整电路4 总结及心得一次设计非常难得的理论与实际相结合的机会，通过这次比较完整的数字电子钟设计，我摆脱了单纯的理论知识学习状态，和实际设计的结合锻炼了我的综合运用所学的专业基础知识，解决实际工程问题的能力，同时也提高我查阅文献资料、设计手册、设计规范以及电脑制图等其他专业能力水平而且通过对整体的掌控，对局部的取舍，以及对细节的斟酌处理，都使我的能力得到了锻炼，经验得到了丰富，并且意志品质力，抗压能力及耐力也都得到了不同程度的提升。这是我们都希望看到的也正是我们进行课程设计的目的所在。通过这次对数字钟的设计与制作，让我了解了