第三章_失效机制

1、Copyright by Huang Weiwei华侨大学厦门专用集成电路系统重点实验室 本章主要内容电过应力电过应力玷污玷污表面效应表面效应寄生效应寄生效应Copyright by Huang Weiwei华侨大学厦门专用集成电路系统重点实验室 集成电路版图会造成多集成电路版图会造成多种类型失效，所以设计者必种类型失效，所以设计者必须了解潜在的薄弱环节，在须了解潜在的薄弱环节，在集成电路中加入保护措施以集成电路中加入保护措施以防止失效。防止失效。Copyright by Huang Weiwei华侨大学厦门专用集成电路系统重点实验室 电过应力电迁移电迁移静电泄放静电泄放天线效应天线效应介质击

2、穿介质击穿过电应力Copyright by Huang Weiwei华侨大学厦门专用集成电路系统重点实验室 电过应力ESD 静电泄放（简称静电泄放（简称ESD， electrostatic discharge ）是由静电引起的一种电过应力形）是由静电引起的一种电过应力形式，在版图设计时，一般对易损的焊盘增加特式，在版图设计时，一般对易损的焊盘增加特殊的保护结构来使殊的保护结构来使ESD失效降至最低。失效降至最低。 ESD是芯片制造和使用过程中最易造成芯是芯片制造和使用过程中最易造成芯片损坏的因素之一。片损坏的因素之一。Copyright by Huang Weiwei华侨大学厦门专用集成电路系

3、统重点实验室 电过应力ESD美国国家半导体公司统计的客户定制的芯片设计失败的原因美国国家半导体公司统计的客户定制的芯片设计失败的原因Copyright by Huang Weiwei华侨大学厦门专用集成电路系统重点实验室 电过应力ESDESD产生的主要途径产生的主要途径人体接触：带静电的人手触摸芯片人体接触：带静电的人手触摸芯片机器接触：制造过程中，与机器接触机器接触：制造过程中，与机器接触自产生电荷：已封装芯片在组合或运输过自产生电荷：已封装芯片在组合或运输过程中产生电荷程中产生电荷Copyright by Huang Weiwei华侨大学厦门专用集成电路系统重点实验室 电过应力ESD 人体

4、在某种环境中可以存放人体在某种环境中可以存放1.5KV2KV的静电压，这样的静电压，这样高的电压可产生高的电压可产生1.3A的峰值电流，如果施以未保护的芯片的的峰值电流，如果施以未保护的芯片的PAD上，将有可能击穿上，将有可能击穿MOSFET的源漏通道或多晶硅栅。的源漏通道或多晶硅栅。 常规常规IC一般要求可以承受一般要求可以承受2KV的静态电压，某些特殊的静态电压，某些特殊IC要求承受要求承受20KV HBM的静电电压。的静电电压。Copyright by Huang Weiwei华侨大学厦门专用集成电路系统重点实验室 电过应力ESD电压引起的破坏电压引起的破坏介质击穿：击穿典型介质击穿：击

5、穿典型MOSFET的栅介质，导致栅的栅介质，导致栅和衬底短路。和衬底短路。结击穿：如果管脚连接着扩散区，那么在栅氧化结击穿：如果管脚连接着扩散区，那么在栅氧化层击穿之前还可能发生雪崩击穿层击穿之前还可能发生雪崩击穿Copyright by Huang Weiwei华侨大学厦门专用集成电路系统重点实验室 电过应力ESD电流引起的破坏：电流引起的破坏：薄膜层发生破裂薄膜层发生破裂极大的电流密度可使金属连线移动并穿过接触，使极大的电流密度可使金属连线移动并穿过接触，使PN结结短路短路Copyright by Huang Weiwei华侨大学厦门专用集成电路系统重点实验室 电过应力ESD 在集成电路版

6、图设计中，所有的易损管脚必须有与在集成电路版图设计中，所有的易损管脚必须有与PAD连接的连接的ESD保护结构。保护结构。只与只与MOS的栅或淀积电容电极连接的管脚极易受的栅或淀积电容电极连接的管脚极易受ESD损坏，所以在芯片的损坏，所以在芯片的I/O PAD需特别注意需特别注意ESD保护保护连接到相对小扩散区的关键也容易出现连接到相对小扩散区的关键也容易出现ESD诱发的结诱发的结损害，版图设计者一般会给这些管脚都增加损害，版图设计者一般会给这些管脚都增加ESD保护器保护器件。件。一些特殊的管脚可以抗一些特殊的管脚可以抗ESD，因此可以不加防护。典，因此可以不加防护。典型的功率管的管脚会与大的扩

7、散区连接，这类管脚可以型的功率管的管脚会与大的扩散区连接，这类管脚可以不加不加ESD保护电路。保护电路。（注：具体（注：具体PAD的的ESD电路会在以后专门的章节里面介绍）电路会在以后专门的章节里面介绍）Copyright by Huang Weiwei华侨大学厦门专用集成电路系统重点实验室 电过应力电迁移电迁移 集成电路中电迁移是由极高的电流密度引起的缓慢集成电路中电迁移是由极高的电流密度引起的缓慢的损耗现象，移动的载流子对静止的金属原子的影响引的损耗现象，移动的载流子对静止的金属原子的影响引起了金属的逐渐移位。铝的电流密度接近起了金属的逐渐移位。铝的电流密度接近5X105A/cm2时，电迁

8、移现象变得很明显。由于金属层厚度很薄，所时，电迁移现象变得很明显。由于金属层厚度很薄，所以在亚微米工艺中最小线宽的金属在几毫安的电流下就以在亚微米工艺中最小线宽的金属在几毫安的电流下就会出现电迁移。会出现电迁移。Copyright by Huang Weiwei华侨大学厦门专用集成电路系统重点实验室 电过应力电迁移电迁移 电迁移引起金属原子逐渐移出，形成空隙，这使得电迁移引起金属原子逐渐移出，形成空隙，这使得连线的有效横截面积减小引起连线剩余部分的电流密度连线的有效横截面积减小引起连线剩余部分的电流密度增大，电迁移现象更加明显并逐渐结合，最终切断连线，增大，电迁移现象更加明显并逐渐结合，最终切

9、断连线，导致断路。导致断路。Copyright by Huang Weiwei华侨大学厦门专用集成电路系统重点实验室 电过应力电迁移电迁移 防止电迁移的主要方法是改善工艺。现代工艺中通常是防止电迁移的主要方法是改善工艺。现代工艺中通常是在铝中掺入铜来增强抗电迁移能力。在深亚微米工艺中，逐渐在铝中掺入铜来增强抗电迁移能力。在深亚微米工艺中，逐渐使用纯铜来增加抗电迁移能力。使用纯铜来增加抗电迁移能力。 工艺技术可以减小电迁移，但是仍然存在不能超越的最工艺技术可以减小电迁移，但是仍然存在不能超越的最大电流密度，因此每个工艺的设计规则都定义了单位宽度的最大电流密度，因此每个工艺的设计规则都定义了单位宽

10、度的最大允许的电流。对于不通过氧化层台阶的连线。典型值为大允许的电流。对于不通过氧化层台阶的连线。典型值为2mA/um，通过氧化层台阶的连线，可承受的电流密度变差。，通过氧化层台阶的连线，可承受的电流密度变差。比较保险的做法是按比较保险的做法是按1mA/um的电流密度来布线。注意这只是的电流密度来布线。注意这只是典型值，不代所有给定的工艺。例如使用的典型值，不代所有给定的工艺。例如使用的CSMC 0.5um的的工艺电流密度工艺电流密度1.5mA/um，保险的做法可能是按照，保险的做法可能是按照0.75mA/um的密度来进行布线。的密度来进行布线。Copyright by Huang Weiwe

11、i华侨大学厦门专用集成电路系统重点实验室 电过应力介质击穿介质击穿 现代现代CMOS工艺和工艺和BiCMOS工艺使用超薄的介质层，典工艺使用超薄的介质层，典型型5V CMOS工艺晶体管栅氧化层厚度只有工艺晶体管栅氧化层厚度只有20nm厚，厚，1.8V(0.18um)的栅氧化层厚度的栅氧化层厚度9nm.所以如此薄的介质层极所以如此薄的介质层极易受电过应力的损坏。易受电过应力的损坏。Copyright by Huang Weiwei华侨大学厦门专用集成电路系统重点实验室 电过应力天线效应天线效应Copyright by Huang Weiwei华侨大学厦门专用集成电路系统重点实验室 电过应力天线效

12、应天线效应 干法刻蚀需要使用很强的电场驱动离子源，在干法刻蚀需要使用很强的电场驱动离子源，在蚀刻蚀刻gate poly和氧化层边的时候，电荷可能积累在和氧化层边的时候，电荷可能积累在gatepoly上，并产生电压足以使电流穿过上，并产生电压足以使电流穿过gate的氧的氧化层，虽然这种状况通常不会破坏化层，虽然这种状况通常不会破坏gate氧化层，但氧化层，但会降低其绝缘程度。这种降低程度于会降低其绝缘程度。这种降低程度于gate氧化层面氧化层面积内通过的电荷数成正比。每一积内通过的电荷数成正比。每一poly区积累的正电区积累的正电荷与它的面积成正比，如果一块很小的荷与它的面积成正比，如果一块很小

13、的gate氧化层氧化层连接到一块很大的连接到一块很大的poly图形时，就可能造成超出比图形时，就可能造成超出比例的破坏，因为大块的例的破坏，因为大块的poly区就像一个天线一样收区就像一个天线一样收集电荷，所以这种效应称为天线效应。集电荷，所以这种效应称为天线效应。 天线效应也会发生在天线效应也会发生在source/drain的离子植入时。的离子植入时。Copyright by Huang Weiwei华侨大学厦门专用集成电路系统重点实验室 电过应力天线效应天线效应 天线效应与天线效应与poly和和gate氧化层的面积之比成正比（对于氧化层的面积之比成正比（对于pmos和和nmos,要分开计算

14、要分开计算gate氧化层的面积，因为它们的击氧化层的面积，因为它们的击穿电压不同）。当这个比值达到数百倍时，就可能破坏氧化层。穿电压不同）。当这个比值达到数百倍时，就可能破坏氧化层。大多数的大多数的layout中都可能有少数这样大比值的中都可能有少数这样大比值的poly图形。图形。Poly1M1Poly1M1M1M2M2 当当Poly1的长度足够长时会造成的长度足够长时会造成poly1和和Gate氧化层氧化层面积之比太大，从而可能破坏面积之比太大，从而可能破坏Gate氧化层氧化层 消除天线效应方法主要是设法降低消除天线效应方法主要是设法降低Gateway的的Poly1面积。如图所示，增加一个跳

15、线，减小了连接至面积。如图所示，增加一个跳线，减小了连接至Gate的的Poly1与与Gate氧化层的面积之比。氧化层的面积之比。Copyright by Huang Weiwei华侨大学厦门专用集成电路系统重点实验室 电过应力天线效应天线效应 天线效应产出的静电破坏也会发生天线效应产出的静电破坏也会发生在在M1刻蚀时，如果刻蚀时，如果M1接到扩散区时，接到扩散区时，极少会产生静电破坏，因为扩散区可以极少会产生静电破坏，因为扩散区可以卸掉静电，所以卸掉静电，所以TOP Metal一般不用考一般不用考虑天线效应的问题（基本每条虑天线效应的问题（基本每条Top Metal都会接到扩散区上）。对于没有

16、接到扩都会接到扩散区上）。对于没有接到扩散区的下层金属（如散区的下层金属（如M1）当其接至）当其接至Gate时如果面积过大，就极易产生天线时如果面积过大，就极易产生天线效应。解决方法：效应。解决方法：1.在下层金属上加一个在下层金属上加一个Top Metal的跳线的跳线.2.如果无法加跳线，则可以连接一个最如果无法加跳线，则可以连接一个最小的小的N+/P-epi或或P+/Nwell的二极管。的二极管。(注意：增加二极管（泄漏器）时应告诉电路设计者，确保不会对电路造成影响注意：增加二极管（泄漏器）时应告诉电路设计者，确保不会对电路造成影响)Copyright by Huang Weiwei华侨大

17、学厦门专用集成电路系统重点实验室电过应力电过应力玷污玷污表面效应表面效应寄生效应寄生效应Copyright by Huang Weiwei华侨大学厦门专用集成电路系统重点实验室 玷污可动离子玷污可动离子玷污干法腐蚀干法腐蚀玷污Copyright by Huang Weiwei华侨大学厦门专用集成电路系统重点实验室 玷污干法腐蚀干法腐蚀 潮湿环境中，暴露的金属灰被腐蚀，只需潮湿环境中，暴露的金属灰被腐蚀，只需要微量的水就可以进行这样的腐蚀。要微量的水就可以进行这样的腐蚀。 虽然现代的塑料封装防水能力较强，但是虽然现代的塑料封装防水能力较强，但是只要时间足够，湿气最终仍然可以渗透任何塑只要时间足够

18、，湿气最终仍然可以渗透任何塑料封装。料封装。Copyright by Huang Weiwei华侨大学厦门专用集成电路系统重点实验室 玷污干法腐蚀干法腐蚀Copyright by Huang Weiwei华侨大学厦门专用集成电路系统重点实验室 玷污干法腐蚀干法腐蚀 现代集成电路都覆盖有钝化层来做保护层，但是现代集成电路都覆盖有钝化层来做保护层，但是该保护层必须开孔使焊线连接到芯片上。该保护层必须开孔使焊线连接到芯片上。 熔丝校正方案也需要在保护层上开孔，熔丝校正方案也需要在保护层上开孔， 测试焊盘也需要在钝化层上开孔。测试焊盘也需要在钝化层上开孔。 这些开孔为污染物到达芯片提供了潜在的通路。这

19、些开孔为污染物到达芯片提供了潜在的通路。Copyright by Huang Weiwei华侨大学厦门专用集成电路系统重点实验室 玷污干法腐蚀干法腐蚀 设计者应尽量减少在钝化层上的开孔的数目和大小。设计者应尽量减少在钝化层上的开孔的数目和大小。 成品芯片不应包括并非制造芯片所需的任何开孔。如果成品芯片不应包括并非制造芯片所需的任何开孔。如果设计者需要增加额外的测试焊盘用来评测最终产品的性能，设计者需要增加额外的测试焊盘用来评测最终产品的性能，则需要增加特殊的测试掩膜。当产品正式投产时，应采用成则需要增加特殊的测试掩膜。当产品正式投产时，应采用成品掩膜替换测试掩膜，以密封钝化层下的测试焊盘。品掩

20、膜替换测试掩膜，以密封钝化层下的测试焊盘。Copyright by Huang Weiwei华侨大学厦门专用集成电路系统重点实验室 玷污可动离子玷污可动离子玷污 碱金属在室温下可以在二氧化硅中自由移动。而正常碱金属在室温下可以在二氧化硅中自由移动。而正常工作温度下大多数被束缚在氧化物的污染物是无法移动的。工作温度下大多数被束缚在氧化物的污染物是无法移动的。所以在栅偏压下工作一段时间的同样的栅介质，带正电的所以在栅偏压下工作一段时间的同样的栅介质，带正电的栅极驱使可动的钠离子向下移动到氧化物栅极驱使可动的钠离子向下移动到氧化物-硅介面。而阴硅介面。而阴离子是不可移动的，所以钠离子的重新分布导致了

21、氧化层离子是不可移动的，所以钠离子的重新分布导致了氧化层内电荷的净分离。而电荷的重新分布导致了阈值电压的漂内电荷的净分离。而电荷的重新分布导致了阈值电压的漂移。移。Copyright by Huang Weiwei华侨大学厦门专用集成电路系统重点实验室 玷污可动离子玷污可动离子玷污 在钝化层开孔都会是可动离子进入芯片的潜在通在钝化层开孔都会是可动离子进入芯片的潜在通路。金属连线通常会密封焊盘窗口，但是探针留下的路。金属连线通常会密封焊盘窗口，但是探针留下的疤痕可能会穿透金属层，所以使用最少的探针焊盘，疤痕可能会穿透金属层，所以使用最少的探针焊盘，并且注意不要靠近敏感的模拟电路。并且注意不要靠近

22、敏感的模拟电路。 熔丝开孔同样也是易损的装置，应尽量避免在敏熔丝开孔同样也是易损的装置，应尽量避免在敏感模拟电路出现。感模拟电路出现。Copyright by Huang Weiwei华侨大学厦门专用集成电路系统重点实验室 玷污可动离子玷污可动离子玷污 在版图设计中，芯片的必须用划片槽（在版图设计中，芯片的必须用划片槽（scribe lines）围绕，减缓污染物的横向渗入划片线附近暴）围绕，减缓污染物的横向渗入划片线附近暴露的氧化层。露的氧化层。Copyright by Huang Weiwei华侨大学厦门专用集成电路系统重点实验室表面效应热载流子注入热载流子注入寄生沟道和电荷分散寄生沟道和电

23、荷分散齐纳蠕变齐纳蠕变Copyright by Huang Weiwei华侨大学厦门专用集成电路系统重点实验室表面效应热载流子注入热载流子注入 当当MOSFET工作在饱和区时，沟道发生夹断，结果在工作在饱和区时，沟道发生夹断，结果在夹断区出现了强横的电场。随着电压的升高，夹断区会增加，夹断区出现了强横的电场。随着电压的升高，夹断区会增加，但是该效应不足补偿增大的漏源电压，因此使得电场强度增但是该效应不足补偿增大的漏源电压，因此使得电场强度增大，电场使穿越夹断区的载流子加速，产生可能注入到氧化大，电场使穿越夹断区的载流子加速，产生可能注入到氧化层的载流子，这些热电子在空间电荷区加速后会与晶格原子

24、层的载流子，这些热电子在空间电荷区加速后会与晶格原子发生碰撞，散射电子部分向上运动，产生微弱的栅电流。散发生碰撞，散射电子部分向上运动，产生微弱的栅电流。散射空穴会沿反向运动，从衬底部分流出。射空穴会沿反向运动，从衬底部分流出。 热载流子注入引起了氧化层对于的电荷的积累，所以该热载流子注入引起了氧化层对于的电荷的积累，所以该效应导致了效应导致了MOS管阈值电压的漂移。管阈值电压的漂移。NMOS的阈值电压增的阈值电压增加，加，PMOS的阈值电压减少。的阈值电压减少。Copyright by Huang Weiwei华侨大学厦门专用集成电路系统重点实验室表面效应热载流子注入热载流子注入注入栅氧化层

25、的热电子注入栅氧化层的热电子使阈值电压发生偏移使阈值电压发生偏移碰撞电离产生的空穴流出碰撞电离产生的空穴流出沟道并进入衬底沟道并进入衬底夹断区的强电场产生热电子夹断区的强电场产生热电子夹断区热电子夹断区热电子Copyright by Huang Weiwei华侨大学厦门专用集成电路系统重点实验室表面效应热载流子注入热载流子注入 在设计中可以通过重新设计器件、选择器件工作在设计中可以通过重新设计器件、选择器件工作条件或改变器件尺寸都可以有效减少阈值电压漂移条件或改变器件尺寸都可以有效减少阈值电压漂移1.加宽夹断区可以减少电场强度，加宽夹断区可以减少电场强度， 加宽夹断区的方法主要是减少漏极附近的

26、掺杂加宽夹断区的方法主要是减少漏极附近的掺杂浓度，目前高压器件一般使用这种方法。浓度，目前高压器件一般使用这种方法。 减少漏极附近的掺杂浓度也可以减小峰值电场减少漏极附近的掺杂浓度也可以减小峰值电场强度，现代工艺使用的强度，现代工艺使用的LDD结构就采用这种方法。结构就采用这种方法。2.适当选取工作条件减小热载流子注入。适当选取工作条件减小热载流子注入。3.使用长沟道器件可以减少热载流子的影响。使用长沟道器件可以减少热载流子的影响。Copyright by Huang Weiwei华侨大学厦门专用集成电路系统重点实验室表面效应齐纳蠕变齐纳蠕变 热载流子的注入不仅会影响热载流子的注入不仅会影响M

27、OS管的性能，还会管的性能，还会对齐纳二极管和双极管产生影响。对齐纳二极管和双极管产生影响。 雪崩会产生大量的热载流子，产生的部分载流子雪崩会产生大量的热载流子，产生的部分载流子注入到上层氧化物中，产生氧化层固定电荷，这种现注入到上层氧化物中，产生氧化层固定电荷，这种现象将使静电感应表面耗尽区逐渐变宽，雪崩击穿电压象将使静电感应表面耗尽区逐渐变宽，雪崩击穿电压逐渐增加，该现象称为齐纳蠕变。逐渐增加，该现象称为齐纳蠕变。窄耗尽区使局部场强窄耗尽区使局部场强增大，产生热空穴增大，产生热空穴热载流子注热载流子注入氧化层入氧化层氧化层固氧化层固定电荷定电荷耗尽层加宽，击穿移到耗尽层加宽，击穿移到表面以

28、下，蠕变停止表面以下，蠕变停止开始蠕变开始蠕变长时间工作后长时间工作后Copyright by Huang Weiwei华侨大学厦门专用集成电路系统重点实验室表面效应寄生沟道和电荷分散寄生沟道和电荷分散 穿越轻掺杂的穿越轻掺杂的N型型区的连线可以形成区的连线可以形成PMOS的寄生沟道，金的寄生沟道，金属连线成为寄生器件的属连线成为寄生器件的栅极，栅极，N型隔离岛形成型隔离岛形成衬底，基区构成寄生器衬底，基区构成寄生器件的源端，隔离区形成件的源端，隔离区形成漏区，只要栅和源端的漏区，只要栅和源端的电压差超过寄生器件的电压差超过寄生器件的阈值电压时，就会形成阈值电压时，就会形成导电沟道。导电沟道。

29、PN-epiPCopyright by Huang Weiwei华侨大学厦门专用集成电路系统重点实验室表面效应寄生沟道和电荷分散寄生沟道和电荷分散 穿越轻掺杂穿越轻掺杂P型区的连型区的连线下可以形成线下可以形成NMOS的寄的寄生沟道，连线作为栅极，生沟道，连线作为栅极，外延层作为衬底，相邻的外延层作为衬底，相邻的阱作为源区和漏区。阱作为源区和漏区。当栅当栅极的电位比源区的电位高极的电位比源区的电位高出出NMOS的厚氧阈值时就的厚氧阈值时就会形成沟道。会形成沟道。Copyright by Huang Weiwei华侨大学厦门专用集成电路系统重点实验室表面效应寄生沟道和电荷分散寄生沟道和电荷分散偏

30、压长时间工作前偏压长时间工作前偏压长时间工作后偏压长时间工作后 不仅导体下可以产生寄生沟道，当有合适的源区和不仅导体下可以产生寄生沟道，当有合适的源区和漏区时，即使没有导体作为栅极，沟道也能形成。这种沟漏区时，即使没有导体作为栅极，沟道也能形成。这种沟道形成的潜在机制称为电荷分散。产生机制主要是绝缘层道形成的潜在机制称为电荷分散。产生机制主要是绝缘层中存在的电子趋向隔离岛迁移，积累了诱发产生沟道所需中存在的电子趋向隔离岛迁移，积累了诱发产生沟道所需的足量电子。的足量电子。Copyright by Huang Weiwei华侨大学厦门专用集成电路系统重点实验室表面效应寄生沟道和电荷分散寄生沟道和

31、电荷分散易产生寄生易产生寄生PMOS沟道的版图例子沟道的版图例子 如图所示：如图所示：HSR电阻所在的隔离岛连接电源正端电阻所在的隔离岛连接电源正端VDD以保证隔离，有条导线跨过隔离岛，以保证隔离，有条导线跨过隔离岛，一旦电阻和低压连线的一旦电阻和低压连线的压降高于压降高于PMOS厚阈值电压以上时，连线下将形成寄生厚阈值电压以上时，连线下将形成寄生PMOS沟道。导致电流从寄生沟道从电阻流向隔离区。沟道。导致电流从寄生沟道从电阻流向隔离区。Copyright by Huang Weiwei华侨大学厦门专用集成电路系统重点实验室表面效应寄生沟道和电荷分散寄生沟道和电荷分散 使用使用N+沟道终止来阻

32、止沟道的形成，沟道终止来阻止沟道的形成，N+延伸出连线的延伸出连线的两侧，这种延伸将断开沟道。注意该方法可以防止连线下沟两侧，这种延伸将断开沟道。注意该方法可以防止连线下沟道形成，但是不能阻止电荷分散。道形成，但是不能阻止电荷分散。Copyright by Huang Weiwei华侨大学厦门专用集成电路系统重点实验室表面效应寄生沟道和电荷分散寄生沟道和电荷分散 低压连线被重新布线，大片金属覆盖电阻体上并与低压连线被重新布线，大片金属覆盖电阻体上并与电阻正端相连。导体版的存在阻止了静态电荷的积累，电阻正端相连。导体版的存在阻止了静态电荷的积累，抑制了电荷分散效应，而且通过静电屏蔽，有助于防止抑

33、制了电荷分散效应，而且通过静电屏蔽，有助于防止防止上层连线的噪声。防止上层连线的噪声。Copyright by Huang Weiwei华侨大学厦门专用集成电路系统重点实验室表面效应寄生沟道和电荷分散寄生沟道和电荷分散改进方案：使用凸边场板和沟道终止相结合的方案改进方案：使用凸边场板和沟道终止相结合的方案Copyright by Huang Weiwei华侨大学厦门专用集成电路系统重点实验室表面效应寄生沟道和电荷分散寄生沟道和电荷分散 局部场板方案：随着电阻压降降低，寄生局部场板方案：随着电阻压降降低，寄生MOSFET的栅源电的栅源电压不足以产生沟道时，可以使用局部场板。压不足以产生沟道时，可

34、以使用局部场板。Copyright by Huang Weiwei华侨大学厦门专用集成电路系统重点实验室表面效应寄生沟道和电荷分散寄生沟道和电荷分散 当多晶栅连线穿越出当多晶栅连线穿越出N阱到达阱到达P衬底时，如果偏置电压超过厚场阈值也会衬底时，如果偏置电压超过厚场阈值也会诱发寄生沟道。如图所示的一个由多晶硅连线组成的易受影响的结构，多晶硅诱发寄生沟道。如图所示的一个由多晶硅连线组成的易受影响的结构，多晶硅连线从高压连线从高压PMOS延伸通过延伸通过N阱进入周围的隔离区。阱进入周围的隔离区。N阱构成寄生阱构成寄生PMOS的衬底，的衬底，多晶硅构成栅，多晶硅构成栅，PMOS的有源区构成源区，的有

35、源区构成源区，P衬底构成漏区。衬底构成漏区。 为了消除寄生为了消除寄生PMOS沟道的影响，可以通过将多晶硅限制在阱内。沟道的影响，可以通过将多晶硅限制在阱内。Copyright by Huang Weiwei华侨大学厦门专用集成电路系统重点实验室表面效应寄生沟道和电荷分散寄生沟道和电荷分散 穿越轻掺杂穿越轻掺杂P型区的连型区的连线下可以形成线下可以形成NMOS的寄的寄生沟道，连线作为栅极，生沟道，连线作为栅极，外延层作为衬底，相邻的外延层作为衬底，相邻的阱作为源区和漏区。阱作为源区和漏区。当栅当栅极的电位比源区的电位高极的电位比源区的电位高出出NMOS的厚氧阈值时就的厚氧阈值时就会形成沟道。会

36、形成沟道。Copyright by Huang Weiwei华侨大学厦门专用集成电路系统重点实验室表面效应寄生沟道和电荷分散寄生沟道和电荷分散 我们可以在高压线下我们可以在高压线下P型外延层设置一个型外延层设置一个P+有源来有源来起沟道终止作用。事实上我们更经常用起沟道终止作用。事实上我们更经常用P+环来包围环来包围N阱，阱，称为称为GuardRing，该环可以有效阻止电荷分散引起的，该环可以有效阻止电荷分散引起的可能的漏电流。可能的漏电流。Copyright by Huang Weiwei华侨大学厦门专用集成电路系统重点实验室寄生效应少子注入少子注入衬底去偏置衬底去偏置Copyright b

37、y Huang Weiwei华侨大学厦门专用集成电路系统重点实验室寄生效应衬底去偏置衬底去偏置 在在BIpolar工艺中，隔离岛接羔电位，衬底接低电位，工艺中，隔离岛接羔电位，衬底接低电位，以确保衬底和隔离岛构成的以确保衬底和隔离岛构成的PN结反偏。当有电流流经衬底结反偏。当有电流流经衬底时，由于衬底电阻的影响，在电阻上产生压降，如果压降比时，由于衬底电阻的影响，在电阻上产生压降，如果压降比较大导致隔离岛与衬底构成的较大导致隔离岛与衬底构成的PN结不再反偏，此时衬底向结不再反偏，此时衬底向隔离岛注入电荷，隔离岛出现漏电，该过程称为隔离岛注入电荷，隔离岛出现漏电，该过程称为衬底去偏置衬底去偏置。

38、Copyright by Huang Weiwei华侨大学厦门专用集成电路系统重点实验室寄生效应衬底去偏置衬底去偏置重掺杂衬底：重掺杂衬底：1.增加划片槽的衬底接触面积，可以有效预防局部去偏置效增加划片槽的衬底接触面积，可以有效预防局部去偏置效应，如果想减少划片槽的面积，可以在版图上存在的任意空应，如果想减少划片槽的面积，可以在版图上存在的任意空位插入衬底接触。位插入衬底接触。2.此外作为一种预防措施，在任何注入超过此外作为一种预防措施，在任何注入超过1mA的器件都应的器件都应该应用衬底接触环。（该应用衬底接触环。（P+GuardRing）带重掺杂隔离的轻掺杂衬底：带重掺杂隔离的轻掺杂衬底：1

39、.划片槽的衬底接触外划片槽的衬底接触外2.任何注入超过任何注入超过100uA的器件附近都需要加入衬底接触，任的器件附近都需要加入衬底接触，任何注入超过何注入超过1mA的电流器件应该用尽可能多的衬底接触环。的电流器件应该用尽可能多的衬底接触环。3.版图完成后在版图空位遍布衬底接触。版图完成后在版图空位遍布衬底接触。4.敏感低压电路远离衬底注入源敏感低压电路远离衬底注入源Copyright by Huang Weiwei华侨大学厦门专用集成电路系统重点实验室寄生效应衬底去偏置衬底去偏置带轻掺杂隔离区的轻掺杂衬底带轻掺杂隔离区的轻掺杂衬底1.不能依赖划片槽来抽取大的衬底电流不能依赖划片槽来抽取大的衬

40、底电流2.大量散布衬底接触以减少衬底去偏置大量散布衬底接触以减少衬底去偏置3.敏感电路远离衬底注入源敏感电路远离衬底注入源4.衬底调制容易向高阻电路注入大量噪声，所以可以在电阻衬底调制容易向高阻电路注入大量噪声，所以可以在电阻和电容下设置阱以隔离衬底噪声，敏感和电容下设置阱以隔离衬底噪声，敏感MOS电路可以采用电路可以采用NBL使使NMOS与衬底隔离。与衬底隔离。介质隔离衬底介质隔离衬底1.任何向任何向P场注入超过几微安电流的器件都需要独立的隔离岛场注入超过几微安电流的器件都需要独立的隔离岛2.敏感电路应与敏感电路应与P型场隔离以减少噪声耦合型场隔离以减少噪声耦合3.大量应用衬底接触大量应用衬

41、底接触Copyright by Huang Weiwei华侨大学厦门专用集成电路系统重点实验室寄生效应少子注入少子注入 结隔离依赖于反偏结来阻止不希望的电流移动，耗尽结隔离依赖于反偏结来阻止不希望的电流移动，耗尽区建立的电场会排斥多子，但是不能阻止少子移动。如果区建立的电场会排斥多子，但是不能阻止少子移动。如果隔离结正偏，就会向隔离区注入少子，这些少子大部份发隔离结正偏，就会向隔离区注入少子，这些少子大部份发生复合，但是还有一些最终达到其他隔离区。生复合，但是还有一些最终达到其他隔离区。 假设假设NPN晶体管晶体管Q1的集电极接到集成电路的一个管脚，外电路会偶尔受到瞬的集电极接到集成电路的一个

42、管脚，外电路会偶尔受到瞬变干扰，从该管脚拉出电流。如果晶体管变干扰，从该管脚拉出电流。如果晶体管Q1截止，则瞬变将隔离岛电位拉到地以截止，则瞬变将隔离岛电位拉到地以下，使下，使Q1的集电极的集电极-衬底结正偏并向衬底注入少子。大部分会复合，还有一些扩散衬底结正偏并向衬底注入少子。大部分会复合，还有一些扩散到其他隔离岛。到其他隔离岛。Copyright by Huang Weiwei华侨大学厦门专用集成电路系统重点实验室寄生效应少子注入少子注入第一步：反偏隔离岛向隔离区注入少子第一步：反偏隔离岛向隔离区注入少子第二步：少子扩散通过隔离区第二步：少子扩散通过隔离区第三步：少子被其它隔离岛收集第三步：少子被其它隔离岛收集Copyright by Huang Weiwei华侨大学厦门专用集成电路系统重点实验室寄生效应少子注入少子注入 在一些情况下少子注入会引起电路的闩锁现象。在一些情况下少子注入会引起电路的闩锁现象。如图所示的如图所示的NMOS和和PMOS构成的剖面图，横向构成的剖面图，横向PNP的发射区由的发射区由PMOS的源区构成，基区由的源区构成，基区由N阱构成，集