计算机组成原理第四章

1、2022-7-11第四章第四章 运算器运算器l运算器部件是计算机中的执行部件，它可以运算器部件是计算机中的执行部件，它可以对二进制数据进行各种算术和逻辑运算；对二进制数据进行各种算术和逻辑运算；l运算器是计算机内部数据信息的重要通路。运算器是计算机内部数据信息的重要通路。l本章重点介绍运算器的核心部件本章重点介绍运算器的核心部件算术逻算术逻辑运算单元辑运算单元ALU的构成与工作原理，以及数的构成与工作原理，以及数据在运算器中基本据在运算器中基本运算方法运算方法。2022-7-124.1 运算器的组成与功能运算器的组成与功能 一、一、算术逻辑运算单元算术逻辑运算单元ALU运算器实现了对计算机中数

2、据的加工处理；运算器实现了对计算机中数据的加工处理； 包括数值数据的算术运算包括数值数据的算术运算和和逻辑数据的逻辑逻辑数据的逻辑操作。操作。运算器中完成数据算术与逻辑运算的部件称运算器中完成数据算术与逻辑运算的部件称之为算术与逻辑运算单元（之为算术与逻辑运算单元（Arithmetic and Logic Unit，简称，简称ALU）。）。ALU是运算器的核是运算器的核心。心。2022-7-13功能：功能：实现实现二进制数据的算术、逻辑运算二进制数据的算术、逻辑运算 算术运算算术运算加、减、乘、除等加、减、乘、除等 逻辑运算逻辑运算与、或、非、移位等与、或、非、移位等组成：组成：由由ALU、控

3、制线路、多路选择器、控制线路、多路选择器、 移位器等组成移位器等组成 ALU通常表示为两个输入端口，一个输出端通常表示为两个输入端口，一个输出端口和多个功能控制信号端的这样的一个逻辑口和多个功能控制信号端的这样的一个逻辑符号。符号。2022-7-14ALU的逻辑符号表示与多路开关的逻辑符号表示与多路开关2022-7-15二、寄存器组二、寄存器组 运算器内设有若干通用寄存器，构成通用寄运算器内设有若干通用寄存器，构成通用寄存器组；用于暂时存放参加运算的数据和某些存器组；用于暂时存放参加运算的数据和某些中间结果。中间结果。 通用寄存器的数量越多，对提高运算器性能通用寄存器的数量越多，对提高运算器性

4、能和程序执行速度越有利。和程序执行速度越有利。 通用寄存器组是对用户开放的，用户可以通通用寄存器组是对用户开放的，用户可以通过指令去使用这些寄存器。过指令去使用这些寄存器。1 1、通用寄存器、通用寄存器 通用寄存器组用于暂时存放参加运算的数通用寄存器组用于暂时存放参加运算的数据和某些中间结果。据和某些中间结果。2022-7-16 在运算器中用来提供一个操作数并存放运算在运算器中用来提供一个操作数并存放运算 结果的通用寄存器称作为累加器。结果的通用寄存器称作为累加器。 如：如：ADD A, Rj2022-7-172、专用寄存器、专用寄存器 运算器需要记录下指令执行过程中的重要运算器需要记录下指令

5、执行过程中的重要 状态标记，以及提供运算前后数据的暂存状态标记，以及提供运算前后数据的暂存 缓冲等，这通过在运算器中设置若干专用缓冲等，这通过在运算器中设置若干专用 寄存器来实现。寄存器来实现。l 循环计数器循环计数器对程序员是透明的。对程序员是透明的。l 指令寄存器指令寄存器IR（Instruction Register）用来存）用来存放当前正在执行的一条指令。放当前正在执行的一条指令。2022-7-18l程序状态字程序状态字PSW(Program Status Word)，它，它 存放着指令执行结果的某些状态；如是否溢存放着指令执行结果的某些状态；如是否溢 出、是否为零、是否有进位出、是否

6、为零、是否有进位/借位、是否为负借位、是否为负 等。它对程序员是开放的。等。它对程序员是开放的。l堆栈指针堆栈指针SP(Stack Pointer)，它指示了堆栈的，它指示了堆栈的 使用情况。使用情况。2022-7-19OF 15 11 10 9 8 7 6 4 2 0DF IF TF SF ZFAFCFPF8086/8088 标志寄存器标志寄存器FLAG 8086/8088 标志寄存器标志寄存器 8086/8088 段寄存器及段寄存器及IP2022-7-110三、控制逻辑三、控制逻辑在运算器中附加一些控制线路；以达到运算在运算器中附加一些控制线路；以达到运算 速度快，运算精度高的目的。速度快

7、，运算精度高的目的。 运算器中的乘除运算和某些逻辑运算是通过运算器中的乘除运算和某些逻辑运算是通过 移位操作来实现的。在移位操作来实现的。在ALU的输出端设置移的输出端设置移 位线路来实现左移、右移和直送。位线路来实现左移、右移和直送。2022-7-111 移位线路是一个多路选择器。移位线路是一个多路选择器。 实现移位功能的多路选择器实现移位功能的多路选择器2022-7-1124.2 4.2 加法器及定点加减法运算加法器及定点加减法运算 4.2.1 4.2.1 加法器的实现加法器的实现一、一、 一位加法器一位加法器1、半加器、半加器定义：定义：半加半加 两个一位二进制数相加，不考虑进位输入。两

8、个一位二进制数相加，不考虑进位输入。半加器半加器 实现半加逻辑的电路。实现半加逻辑的电路。设计步骤：设计步骤：（1）输入变量）输入变量A，B 表示两个一位二进制数。表示两个一位二进制数。 输出变量输出变量S 相加后的和数。相加后的和数。2022-7-113输出变量输出变量CO 向高位的进位数。向高位的进位数。（2）真值表）真值表ABSCO0000011010101101(3)表达式表达式BABABASCO = AB2022-7-114（4）逻辑图用与非门ABCOBABABABASSCOABAB&12022-7-115用异或门ABCOBAS逻辑符号COSCOABSCOAB&2022-7-1162

9、、 全加器全加器 0 1 1 1 被加数被加数+ ) 1 1 0 1 加加 数数 0 1 0 0 和和1 1 1 1 进位进位定义：定义：全加全加 两个同位的加数和来自低位的进位数三者相加两个同位的加数和来自低位的进位数三者相加全加器全加器 实现全加逻辑的电路。实现全加逻辑的电路。2022-7-117设计步骤：设计步骤：（1）输入变量）输入变量A i，B i A、B两个数的第两个数的第 i 位。位。 C i-1 来自低位的进位。来自低位的进位。 输出变量输出变量S i 本位数和。本位数和。 C i 向相邻高位进位数。向相邻高位进位数。2022-7-118（2）真值表）真值表Ai Bi Ci-1

10、 Si Ci 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1Si=m（1，2，4，7）Ci=m（3，5，6，7）2022-7-119（3）化简）化简01011010Bi Ci-1Ai01 00 01 11 10Si11100100Bi Ci-1Ai01 00 01 11 10Ci2022-7-120（4）表达式）表达式ii1iii1iiiii1ii1iiiiiiiBACBA CBACBACBACBACCBAS1iii）（5）逻辑图）逻辑图用与非门实现（略）逻辑符号COSiAiBiCi

11、-1CiCI2022-7-121四位并行相加串行进位加法器四位并行相加串行进位加法器B3A3COCI B2A2COCI B1A1COCI B0A0COCI C3C2C1C0S2S1S0S3二、串行进位与并行进位二、串行进位与并行进位1、串行进位、串行进位2022-7-122 以上加法器可以实现多位二进制的并行以上加法器可以实现多位二进制的并行加法，即各相应位同时进行加运算，但进位加法，即各相应位同时进行加运算，但进位要逐位形成，高位的进位依赖于低位进位的要逐位形成，高位的进位依赖于低位进位的生成和传递，最高位进位要等待最低位进位生成和传递，最高位进位要等待最低位进位经历各位后才生成，这种产生进

12、位的方法称经历各位后才生成，这种产生进位的方法称为为“串行进位串行进位”。串行进位的并行加法器结构简单，但速度慢。2022-7-123为了减少进位延迟时间，引入了为了减少进位延迟时间，引入了“先行进位先行进位”的概念，的概念，其特点是其特点是n级加法器各级进位信号同时形成，故又称级加法器各级进位信号同时形成，故又称为为“并行进位并行进位”或或“同时进位同时进位”。由全加器进位表达式：由全加器进位表达式：ii1iiiii1iiiiBACBABACBA C ）（）（2、并行进位、并行进位先行进位先行进位由此式可见，全加器进位Ci是由两部分组成2022-7-124 当本位当本位Ai 和和Bi 两数均

13、为两数均为1时，将产生进位时，将产生进位Ci ，称，称“本地进位本地进位”。定义：定义： Gi =Ai Bi Gi进位生成函数进位生成函数 当本位当本位Ai 和和Bi 中有一个为中有一个为1时。若时。若Ci-1 =1，则有进位，则有进位 Ci，称，称“传递进位传递进位”。定义：定义： Pi =Ai +Bi 或或Pi =Ai Bi Pi进位传递函数进位传递函数2022-7-125当当Pi=1时，可以使从时，可以使从i 1位来的进位通过第位来的进位通过第 i 位传递位传递到下一位。到下一位。公式：公式：ii1iiiii1iiiiBACBABACBA C ）（）（可以改写为：可以改写为：122221

14、222011110111C)BA(BACPGCC)BA(BACPGC 2022-7-126由此，可递推出各位进位直接与由此，可递推出各位进位直接与C0 的关系：的关系：CBABABABACBABAC022222222122222）（）（）（ ）（：或011221222CPGPGCPGC 先行进位的优点：速度快。先行进位的优点：速度快。 缺点：线路复杂。缺点：线路复杂。2022-7-127（1 1） 组内并行，组间串行组内并行，组间串行l n 位全加器分若干小组；位全加器分若干小组；l 小组中的进位同时（并行）产生；小组中的进位同时（并行）产生；l 小组与小组之间采用串行进位小组与小组之间采用串

15、行进位以以 n = 16 为例为例S1613S129S85S412022-7-128（2 2）组内并行，组间并行）组内并行，组间并行l n 位全加器分若干大组，大组中又包含若干小组；位全加器分若干大组，大组中又包含若干小组；l 每个大组中小组的最高位进位同时产生；每个大组中小组的最高位进位同时产生；l 大组与大组之间采用串行进位大组与大组之间采用串行进位l 组（小组）内并行，组（小组）间并行。组（小组）内并行，组（小组）间并行。 可将并行进位的概念用于更大位数的加法器上，可将并行进位的概念用于更大位数的加法器上，随着加法器位数的增加，加法电路变得越来越复杂。随着加法器位数的增加，加法电路变得越

16、来越复杂。2022-7-129三、三、 ALU运算部件运算部件7418174181ALU方框图方框图2022-7-13074181ALU方框图方框图2022-7-131逻辑功能表逻辑功能表2022-7-13274181ALU说明说明M端为控制端，端为控制端，M=0时，经反相后为时，经反相后为1，对进位信号，对进位信号无影响。输出结果无影响。输出结果Fi不仅与本位操作数不仅与本位操作数Xi 、Yi有关，而有关，而且与向本位的进位值且与向本位的进位值Ci-1有关，因此，当有关，因此，当M=0时，时，ALU进位算术运算。进位算术运算。M=1时，经反相后为时，经反相后为0，封锁了各位的进位输出，即，封

17、锁了各位的进位输出，即 Ci=0，各位运算结果，各位运算结果Fi仅与本位操作数仅与本位操作数Xi 、Yi有关，有关， 因此当因此当M=1时，时，ALU进位逻辑运算。输出端进位逻辑运算。输出端“A=B”可可 指示两个操作数是否相等。指示两个操作数是否相等。P、G为两个本组先行进位输出端，为两个本组先行进位输出端，P为进位传输函为进位传输函 数，数，G为进位生成函数。为进位生成函数。2022-7-1331ALU实现加法操作的原理实现加法操作的原理 当当S3S2S1S0=HLLH，M=L时，时，ALU实现对实现对 A3A2A1A0和和B3B2B1B0两个两个4位二进制代码在位二进制代码在 进位输入进

18、位输入Cn参与下的加法运算；参与下的加法运算； 即：即：Fi= Ai Bi Cn+i(i=3,2,1,0)。 设设Xi = Ai ，Yi = Bi ；可推导；可推导 Xi、Yi 和和 Ai、Bi的关系：的关系：Xi+Yi =AiBiXiYi = Ai+BiXi Yi= Ai Bi2022-7-1342ALU单元实现逻辑运算单元实现逻辑运算当当M=H时，由图时，由图 可知，进位门可知，进位门1316均被封锁，均被封锁，Fi=Pi Gi，位间不发生关系，电路执行逻辑运算。，位间不发生关系，电路执行逻辑运算。 S3S2S1S0=HLLH时，时，Fi=Pi Gi= Ai Bi，对输入数据，对输入数据A

19、3A2A1A0和和B3B2B1B0执行逻辑执行逻辑“同或同或”(异或非异或非)操操作。作。 S3S2S1S0=HHHH时，时，Fi=Pi Gi= A i，即，即F=A，此时，此时，电路执行电路执行“传送传送A”的操作。的操作。 按以上方法，可全面分析、理解按以上方法，可全面分析、理解74181的逻辑图和的逻辑图和真值表。真值表。2022-7-135用四片用四片74181构成的构成的16位位ALU 下图下图 是用是用4片片74181组成的组成的16位位ALU，芯片内用先行，芯片内用先行 进位方法，但片间为串行进位。进位方法，但片间为串行进位。2022-7-1364.2.2 补码定点加减法运算补码

20、定点加减法运算 0+0=0加法规则加法规则 0+1=1+0=1 1+1=10 ( 1为向高位的进位为向高位的进位) 0-0=0 减法规则减法规则 0-1=1 （向高位借位（向高位借位1） 1-0=1 1-1=0 00=0乘法规则乘法规则 01=10=0 11=1二进制的运算规则二进制的运算规则2022-7-137 当补码加减运算的结果不超出机器范围时，有当补码加减运算的结果不超出机器范围时，有以下的以下的运算规则运算规则：（1）参加运算的两个操作数均用补码表示。）参加运算的两个操作数均用补码表示。（2）符号位作为数的一部分参加运算。）符号位作为数的一部分参加运算。（3）求差时将减数求补，用求和

21、代替求差。）求差时将减数求补，用求和代替求差。（4）运算结果为补码。）运算结果为补码。（5）符号位的进位为模值，应该丢掉。）符号位的进位为模值，应该丢掉。2022-7-138一、补码定点加法运算一、补码定点加法运算 2mod BABA 2mod BABA n补补补补补补补补补补补补小数：小数：整数：整数： l在补码制方法下，无论在补码制方法下，无论A、B是正数还是负数，加、是正数还是负数，加、 减法运算统一采用加法来处理。减法运算统一采用加法来处理。lA补补和和B补补的符号位和数值位一起参与求和运算，的符号位和数值位一起参与求和运算， 加、减运算结果的符号位也在求和运算中直接得出。加、减运算结

22、果的符号位也在求和运算中直接得出。2022-7-139例例1：已知：已知A=+0.10011， B=+0.01001，求，求A+B。解解: A补补+B补补=0.10011+0.01001 =0.11100 A+B补补=0.10011+0.01001补补 =0.11100这里这里A和和B均为正数，得到均为正数，得到: A补补+B补补=A+B 补补 符合补码加法规律符合补码加法规律2022-7-140例例2：已知：已知A=10101，B=-11010；求；求 A + B 设字长设字长n=6。解：解：A补补= A =010101 A补补=100110 A+B补补= A补补+ B补补= 010101+

23、 100110 =111011 A + B = -001012022-7-141例例3：设：设 A = 0.1011，B = 0.0101，求，求 A + B补补解：解：A补补B补补A补补 + B补补+= 0 . 1 0 1 1= 1 . 1 0 1 1= 1 0 . 0 1 1 0 = A + B补补验证：验证：0.1011 0.01010.0110 A + B = 0 . 0 1 1 0丢掉丢掉例例4：设：设 A = 9，B = 5 ；求；求 A + B补补2022-7-142二、补码定点减法运算二、补码定点减法运算 2mod BA)B(ABA 2mod BA)B(ABA n补补补补补补补

24、补补补补补补补补补小数：小数：整数：整数： 已知已知B补补，求，求B补补的方法是：对的方法是：对B补补各位各位(包括符号包括符号位位)取反，然后在末位加上取反，然后在末位加上1，就可以得到，就可以得到B补补。2022-7-143例例5： A = + 0.1101，B = + 0.0110；求；求 A B解解 : A补补0.1101B补补0.0110 B补补1.1010A补补 = 0. 1 1 0 1-B补补 = 1. 1 0 1 0+AB补补 = 1 0. 0 1 1 1丢掉丢掉AB0.01112022-7-144例例6： 已知已知A补补=01001，B补补=11100 ； 求求A+B补补，

25、A-B补补。解：解：- B补补=00100 A+ B补补= (A补补+ B补补) MOD 25 =(01001+11100) MOD 25 =00101 A- B补补= (A补补+ - B补补) MOD 25 = (01001+ 00100) MOD 25 = 011012022-7-145例例7：设机器数字长为：设机器数字长为 8 位（含位（含 1 位符号位）位符号位） 且且 A = 15， B = 24，用补码求，用补码求 A B解：解： A = 15 = 0001111 B = 24 = 0011000A补补 + B补补= 1, 1110111= A B补补A补补= 0, 0001111

26、 B补补= 1, 1101000B补补 = 0, 0011000 A B = 1001 = 92022-7-146练习练习 ： 设机器数字长为设机器数字长为 8 位（含位（含 1 位符号位）位符号位） 且且 A = 97，B = +41，用补码求，用补码求 A B答案：答案：A B = + 1110110 = + 118 错错2022-7-147 实现补码加、减法运算的逻辑电路实现补码加、减法运算的逻辑电路 加法器的逻辑符号加法器的逻辑符号 减法器的逻辑符号减法器的逻辑符号 2022-7-1480，加（，加（ADD）操作）操作1，减（，减（SUB）操作）操作C0 Bi*Bi C0 n位补码加法

27、器位补码加法器 Cn2022-7-149三、三、 数据溢出及检测数据溢出及检测 当算术运算的结果超出了数码位数允许的数据当算术运算的结果超出了数码位数允许的数据范围时，就产生溢出。范围时，就产生溢出。l 对于对于n位的二进制码表示的补码整数，它可表示的位的二进制码表示的补码整数，它可表示的 数据范围为数据范围为-2n-12n-1-1。l 若结果超过了允许表示的最大正数时，产生的溢出若结果超过了允许表示的最大正数时，产生的溢出 称为上溢；称为上溢；l 若结果超过了允许表示的最小负数时，产生的溢出若结果超过了允许表示的最小负数时，产生的溢出 称为下溢。称为下溢。l 在运算器中应设有溢出判别线路和溢

28、出标志位。在运算器中应设有溢出判别线路和溢出标志位。2022-7-150例例8: A0.1011, B0.1001, 求求AB。解解:A补补0.1011 , B补补0.1001 A补补0. 1 0 1 1 B补补0. 1 0 0 1 AB补补1. 0 1 0 0两正数相加，结果为负，显然错误。两正数相加，结果为负，显然错误。（运算中出现了（运算中出现了“上溢上溢”）2022-7-151例例9: A0.1011，B0.0010，求，求 AB。解解:A补补0.1011 , B补补0.1001 A补补 0. 1 0 1 1 + B补补 0. 0 0 1 0 AB补补 0. 1 1 0 1两正数相加，

29、结果无溢出两正数相加，结果无溢出2022-7-152例例10: A0.1101, B0.1011, 求求 A + B。解解: A补补1.0011 B补补1.0101 A补补1. 0 0 1 1 + B补补 1. 0 1 0 1 AB补补0. 1 0 0 0两负数相加，结果为正，显然错误。两负数相加，结果为正，显然错误。（运算中出（运算中出现了现了“下溢下溢”）2022-7-153例例11： A0.1101， B0.0010，求，求A + B 。解解: A补补1.0011 B补补1.1110 A补补1. 0 0 1 1 + B补补 1. 1 1 1 0 A + B补补1. 0 0 0 1 两负数

30、相加，结果为负，无两负数相加，结果为负，无 溢出。溢出。2022-7-154练习练习1：已知：已知A补补=01010，B补补=01010，求，求A+B补补练习练习2：已知：已知A补补=10010，B补补=00100，求，求A+B补补l 1010 + 1010= 201015 产生上溢产生上溢l -1410 - 410= -18100，表示，表示ExEy； 若若EEy。 当当ExEy 时时,要通过尾数的移动以改变要通过尾数的移动以改变Ex或或Ey，使之，使之 相等。相等。2022-7-178对阶原则：小阶向大阶看齐对阶原则：小阶向大阶看齐 yxEEE Ex= Ey 已对齐已对齐= 0 0ExEy

31、 x 向向 y 看齐看齐 Mx1, Ex1y向向 x 看齐看齐My1, Ey+1 0 ExEy x 向向 y 看齐看齐Mx1, Ex+1y向向 x 看齐看齐 My1, Ey1求阶差：求阶差：2022-7-179例例1：已知：已知 x =210（0.110100），）， y =2100（+0.101011），求），求 x + y =?解：解：x补补=00，010；11.001100 y补补=00，100；00.1010111）对阶）对阶2110,11100,11010,00100,00010,00EEE yx 补补补补 x补补=00，100；11.1100112022-7-1803、尾数求和、尾

32、数求和 对阶结束后对阶结束后,即可进行尾数的求和运算。不论加法即可进行尾数的求和运算。不论加法运算还是减法运算运算还是减法运算,都按加法进行操作都按加法进行操作,其方法与定点其方法与定点加减法运算完全一样。加减法运算完全一样。 11. 1 1 0 0 1 1 x补补的尾数的尾数 00. 1 0 1 0 1 1 y补补 的尾数的尾数 100. 0 1 1 1 1 0 x + y补补00，100；00.0111102022-7-1814、 规格化规格化 尾数的绝对值小于二进制的尾数的绝对值小于二进制的0.1，补码形式的尾数，补码形式的尾数表现为最高数值位与符号位同值。表现为最高数值位与符号位同值。

33、 即尾数出现：即尾数出现： 00.0 ， 或或 11.1 ，此时必须进行左规处理：尾数左移一位，阶码减一，此时必须进行左规处理：尾数左移一位，阶码减一，直到符合要求为止。直到符合要求为止。规格化后：规格化后：x + y补补00，011；00.111100规格化前：规格化前：x + y补补00，100；00.011110 x + y 23 （0.1111）（）（7.5）102022-7-182 在浮点加减运算时，尾数求和的结果也可以得到在浮点加减运算时，尾数求和的结果也可以得到01. 或或10. ，即两符号位不等，这在定点加，即两符号位不等，这在定点加减法运算中表示尾数溢出，是不允许的。但在浮点

34、运减法运算中表示尾数溢出，是不允许的。但在浮点运算中，它只是表明尾数求和结果的绝对值大于算中，它只是表明尾数求和结果的绝对值大于1，此时，此时可以将运算结果右移，以实现向右规格化处理。可以将运算结果右移，以实现向右规格化处理。规则：尾数右移规则：尾数右移1位，阶码加位，阶码加1。2022-7-183例例2：设：设 x20100.11011011， y2100(0.10101100)，求，求 xy。 解解：为了便于直观理解，假设两数均以补码表示，：为了便于直观理解，假设两数均以补码表示，阶码采用双符号位，尾数采用单符号位，则它们的阶码采用双符号位，尾数采用单符号位，则它们的浮点表示分别为：浮点表

35、示分别为： x补补00 010,0.11011011 y补补00 100,1.010101002022-7-1841） 对阶对阶2110,11100,11010,00EEEEE yxyx 补补补补补补补补 x补补=00，100；0.00110110（11）移出移出2） 尾数求和尾数求和 0. 0 0 1 1 0 1 1 0（11） 1. 0 1 0 1 0 1 0 0 1. 1 0 0 0 1 0 1 0（11）x的阶码小，应使的阶码小，应使Mx右移两位，右移两位，Ex加加2。2022-7-1853） 规格化处理规格化处理规格化后：规格化后：x + y补补00，011； 1. 00010101

36、规格化前：规格化前：x + y补补00，100； 1.10001010尾数运算结果的符号位与最高数值位同值，应进行尾数运算结果的符号位与最高数值位同值，应进行左规格化处理：左规格化处理：4） 舍入处理舍入处理2022-7-1865、舍入处理、舍入处理 在对阶或向右规格化时，尾数要向右移位，这样，在对阶或向右规格化时，尾数要向右移位，这样，被右移的尾数的低位部分会被丢掉，从而造成一定误被右移的尾数的低位部分会被丢掉，从而造成一定误差，因此要进行舍入处理。差，因此要进行舍入处理。 简单的舍入方法有两种：一种是简单的舍入方法有两种：一种是“0舍舍1入入”法，即法，即如果右移时被丢掉数位的最高位为如果

37、右移时被丢掉数位的最高位为0则舍去，为则舍去，为1则将尾则将尾数的末位加数的末位加“1”。另一种是。另一种是“恒置恒置1”法，即只要数位被法，即只要数位被移移掉，就在尾数的末尾恒置掉，就在尾数的末尾恒置“1”。在。在IEEE754标准中，舍标准中，舍入入处理提供了四种可选方法：处理提供了四种可选方法：2022-7-187就近舍入就近舍入 其实质就是通常所说的其实质就是通常所说的“四舍五入四舍五入”。例如。例如,尾数尾数超超出规定的出规定的23位的多余位数字是位的多余位数字是10010，多余位的值超过，多余位的值超过规定的最低有效位值的一半，故最低有效位应增规定的最低有效位值的一半，故最低有效位应增1。若。若多余的多余的5位是位是01111，则简单的截尾即可。对多余的，则简单的截尾即可。对多余的5位位10000这种特殊情况：这种特殊情况：若最低有效位现为若最低有效位现为0，则截尾；，则截尾；若最低有效位现为若最低有效位现为1，则向上进一位使其变为，则向上进一位使其变为0。2022-7-188朝朝0舍入舍入 即朝数轴原点方向舍入即朝数轴原点方向舍入,就是简单的截尾。无论