音乐播放器报告

1、电子应用系统CDIO一级项目设计说明书（2012/2013学年第一学期） 题 目 ： 音乐播放器的设计 _专业班级 ： 学生姓名 ： 学 号： 指导教师 ： 设计成绩 ： 2013年1月5日1 设计目的本次设计的目的是通过汇编语言编写程序实现简单的音乐播放功能，并且用Proteus软件进行仿真，以此来加深对汇编的理解和对相关器件的认识，运用我们所学习的微机原理的理论知识和一些实际的问题结合起来，去提高学生的综合能力，更加熟练的使用Proteus软件和emu8086软件。设计正文 设计播放器的过程中主要用到的器件有8086中央处理器、可编程定时器/计数器8253和可编程并行接口8255A芯片、7

2、4LS373地址锁存器、74LS138译码器。8086处理器输出地址/数据AD0-AD7，将AD0-AD7输入74LS373地址锁存器输出A0-A7，再将A3-A7和A0通过74LS138译码器进行译码输出作为8253和8255A的片选信号，A1和A2作为控制8255A和8253的片内寻址信号；8255A用来控制按键的输入；8253产生不同频率的脉冲来模拟音符，通过时间的长短来模拟音长，进而实现播放音乐的功能和开关控制功能。2.1 设计中各个器件的介绍 2.1.1 8086处理器 图1 8086CPU引脚8086CPU外部采用40引脚双列直插式封装。8086芯片的引脚应该包括20根地址线、16

3、根数据线以及控制线、状态线、电源和地线等。8086CPU引脚按功能可分为三大类：电源线和地线、地址/数据引脚以及控制引脚。1）电源线和地线电源线Vcc（第40引脚）：输入，接入10%单一+5V电源。地线GND（引脚1和20）：输入，两条地线均应接地。2）地址/数据（状态）引脚地址/数据分时复用引脚AD15-AD0：引脚39及引脚2-16，传送地址时单向输出，传送数据时双向输入或输出。地址/状态分时复用引脚A19/S6-A16/S3：引脚35-38，输出、三态总线。3）控制引脚（1）NMI：引脚17，非屏蔽中断请求信号，输入，上升沿触发。（2）INTR：引脚18，可屏蔽中断请求信号，输入，高电平

4、有效。（3）CLK：引脚19，系统时钟，输入。（4）RESET：引脚21，复位信号，输入高电平有效。（5）READY：引脚22，数据“准备好”信号线，输入。（6）TEST：引脚23，等待测试信号，低电平有效，输入。（7）RD：引脚32，读控制信号，低电平有效，输出。（8）BHE/S7：引脚34，高8位数据总线允许/状态复用引脚，输出。（9）MN/MX：引脚33，最小/最大方式控制信号，输入。MN/MX引脚接高电平时，8086CPU工作在最小方式下，全部控制信号由CPU提供；MN/MX引脚接低电平时，8086工作在最大方式下，此时第24-31引脚的功能如图1所示括号内，这时，CPU发出的控制信号

5、经8288总线控制器进行变换和组合，从而使总线的控制功能更加完善。8086CPU有两种工作模式，为了能够简单有效地进行对8086操作，故在本项目进行设计时采用最小模式进行工作。要使8086处于最小模式，首先要将MN/MX端接高电平,才能使8086工作在最小模式下。2.1.2可编程定时器/计数器8253 图2 8253引脚 8253是24脚双列直插式芯片，用+5V电源供电。芯片内有三个相互独立的16位定时/计数器。引脚和功能如下：(1) 数据引脚D7-D0：数据线，双向三态，与系统数据总线连接。(2) 片选信号CS：输入信号，低电平时选中此片。由CPU输出的地址经地址译码器产生。(3) 地址线A

6、0、A1：这两根线接到系统地址总线的A0、A1上，当CS位低电平，即8253被选中时，用它们来选择8253内部的4个寄存器。(4) 读信号RD：输入信号，低电平有效。由CPU发出，用于控制对选中的8253内部寄存器的读操作。(5) 写信号WR：输入信号，低电平有效。由CPU发出，用于控制对选中的8253内部寄存器的写操作。(6) 时钟脉冲信号CLK0-CLK2：计数器0、计数器1和计数器2的时钟输入端。由CLK引脚输入的脉冲可以是系统时钟（或系统时钟的分频脉冲）或其他任何脉冲源所提供的脉冲。该脉冲可以是均匀的、连续的并具有精确周期的，也可以是不均匀的、断续的、周期不确定的脉冲。时钟脉冲信号的作

7、用是在8253进行定时或计数时，每输入一个时钟信号，便使计数值减1.若CLK是由精确的时钟脉冲提供，则8253作为定时器使用；若CLK是由外部事件输入的脉冲，则8253作为计数器使用。(7) 门控脉冲信号GATE0-GATE2：计数器0、计数器1和计数器2的门控制脉冲输入端，是由外部送入的门控脉冲，该信号的作用是控制启动定时器/计数器工作。(8) 输出信号OUT0-OUT2：计数器0、计数器1和计数器2的输出端。当计数器计数到0时，该端输出一标志信号，从而产生不同工作方式时的输出波形。2.1.3 可编程并行接口8255A 图3 8255A引脚8255A是可编程的并行输出输出接口芯片，它具有三个

8、8位并行端口（A口、B口和C口），具有40个引脚，双列直插式封装，由+5V供电，其引脚与功能示意图如上图所示。A、B、C三个端口各有8条端口I/O线，即PA7PA0、PB7PB0和PC7PC0，共24个引脚，用于8255A与外设之间的数据（或控制、状态信号）的传送。D7-D0:8位三态数据线，接至系统数据总线。CPU通过它实现与8255之间数据的读出与写入、控制字的写入以及状态字的读出等操作。A1-A0：地址信号。A1和A0经片内译码产生四个有效地址分别对应A、B、C三个独立的数据端口以及一个公共的控制端口。在实际使用中，A1、A0端接系统地址总线的A1、A0。CS:片选信号，由系统地址译码器

9、产生，低电平有效。读/写控制信号RD和WR：低电平有效，用于决定CPU和8255A之间信息传送的方向当RD=0时，从8255A读至CPU；当WR=0时，由CPU写入8255A，CPU对8255各端口进行读/写操作时的信号关系如图所示。RESET：复位信号，高电平有效。8255A复位后，A、B、C三个端口都置为输入方式。2.1.4 74LS373地址锁存器 图4 74ls373引脚 373 的输出端 Q0Q7 可直接与总线相连。当三态允许控制端 OE 为低电平时，Q0Q7为正常逻辑状态，可用来驱动负载或总线。当 OE 为高电平时，Q0Q7 呈高阻态，即不驱动总线，也不为总线的负载，但锁存器内部的

10、逻辑操作不受影响。当锁存允许端 LE 为高电平时，Q 随数据 D 而变。当 LE 为低电平时，D 被锁存在已建立的数据电平。当 LE 端施密特触发器的输入滞后作用，使交流和直流噪声抗扰度被改善 400mV。引出端符号：D0D7 数据输入端OE 三态允许控制端（低电平有效）LE 锁存允许端Q0Q7 输出端 2.1.5 74LS138译码器 图5 74ls138引脚74LS138 为3 线8 线译码器。工作原理如下：（1）当一个选通端（E1）为高电平，另两个选通端（E2)和/(E3)）为低电平时，可将地址端（A0、A1、A2）的二进制编码在Y0至Y7对应的输出端以低电平译出。比如：A0A1A2=1

11、10时，则Y6输出端输出低电平信号。 （2）利用 E1、E2和E3可级联扩展成 24 线译码器；若外接一个反相器还可级联扩展成 32 线译码器。 （3）若将选通端中的一个作为数据输入端时，74LS138还可作数据分配器。 （4）可用在8086的译码电路中，扩展内存。2.2 仿真结果 音乐播放器都是由各个不同频率的音阶和延续时间长短来决定的。而我们学过的有计数器可以产生各种频率，所以我们主要采用计数器8253产生各音符，用8255并行接口来控制扬声器的开关，来达到播放的功能。 2.2.1 硬件设计 图6 Proteus仿真结果2.2.2 软件测试经汇编源程序测试后的结果如下： 图7 软件调试结果

12、2.2.3 此次设计的程序流程图如下： 程序开始8255、8253初始化没有检查是否有键按下下有是跳转到播放子程序调用延时程序检查按键是否断开否继续播放 图8 流程图设计总结 参考文献1 王忠民.微型计算机原理.西安:西安电子科技大学出版社,2007.2 康华光.电子技术基础数字部分（第五版）.高等教育出版社.20063 杨斌.微机原理与接口技术实验及课程设计.西南交通大学出版社.2005评 语成 绩指导教师（签字） 年 月 日附录：;8255A四个端口地址F0H,F2H,F4H,F6H.;8253四个端口地址F8H,FAH,FCH,FEH.DATA SEGMENT F1 DW 393,661

13、,589,525,525,525,525,525,495,441,525,525,393 DW 393,393,661,589,525,525,525,525,525,495,441,525,525,589,393 DW 393,393,441,441,393,393,393,525,525,589,661,525,589,589,589 DW 589,525,393,441,495,589,525,0 T1 DB 4,3,1,2,2,2,2,2,2,2,1,1,4,4,4,3,1,2,2,2,2,2,2,2,1,1,4,4, DB 3,1,2,2,2,1,1,2,2,2,4,2,3,1,2,

14、2,2,5,3,1,2,2,2,5 F2 DW 371,495,495,495,624,556,495,556,624 DW 495,495,624,742,833,833,833,742,624 DW 624,495,556,495,556,624,495,416,416,371 DW 495,833,742,624,624,495,556,495,556,833 DW 742,624,624,742,833,990,742,624,624,495 DW 556,495,556,624,495,416,416,371,495,0 T2 DB 4,6,2,4,4,6,2,4,4 DB 6,2,

15、4,4,12,1,3,6,2 DB 4,4,6,2,4,4,6,2,4,4 DB 12,4,6,2,4,4,6,2,4,4 DB 6,2,4,4,12,4,6,2,4,4 DB 6,2,4,4,6,2,4,4,12 F3 DW 2 DUP(262,294,330,262) DW 2 DUP(330,349,392) DW 2 DUP(392,440,392,349,330,262) DW 2 DUP(294,196,262) DW 10 DUP(-1),0 T3 DB 8 DUP(2) DB 2 DUP(1,2,3) DB 12 DUP(1) DB 6 DUP(2) DB 10 DUP(2)

16、F4 DW 371,330,495,416,416,371,330,312,330,278,416,278,278,330,371,330,556, DW 441,441,416,441,278,312,330,371,65535,416,441,495,495,495,556,330, DW 65535,495,312,371,330,65535,371,416,278,441,416,441,441,495,371,0 T4 DB 2,2,4,4,2,2,2,2,2,2,4,2,4,2,2,2,2,2,2,2,2,2,2,2,6,2,2, DB 2,2,2,2,2,4,2,2,2,2,2,

17、2,2,2,4,4,2,2,2,2,2,6 F5 DW 661,742,742,833,833,833,833,742,833,833,990,990,495,495 DW 833,742,742,742,742,742,742,990,990,495,495,742,661,661,661,495,495,883,883,742,556,495 DW 661,742,833,833,833,833,742,833,833,990,990,495,495,883, DW 742,742,742,661,742,742,990,990,495,495,742,661,661,495,495,83

18、3,833,742,661,661,0 T5 DB 3,1,4,2,2,2,1,1,1,1,2,2,1,1 DB 2,1,3,1,1,1,1,2,2,1,1,2,1,1 DB 2,1,1,2,2,2,2,8,4,4,2,2,2,1 DB 1,1,1,2,2,1,1,3,1,2,1,1,1,1 DB 2,2,1,1,3,1,2,1,1,1,2,2,1,6 F6 DW 393,525,525,525,393,589,495,525 DW 393,525,700,700,661,589,525,589,525,495,525,589 DW 393,525,525,525,393,589,495,52

19、5 DW 393,525,661,786,661,525,441,589,661,525,0 T6 DB 4,3,1,8,4,3,1,8 DB 4,3,1,4,3,1,2,1,1,3,1,8 DB 4,3,1,8,4,3,1,8 DB 4,3,1,4,3,1,4,3,1,8 F7 DW 661,589,661,589,589,525,589,589 DW 525,495,525,495,441,495,330,330,65535,441 DW 495,525,525,525,525,495,525,589,589,589,525,589,661 DW 65535,661,589,661,589

20、,589,525,589,589 DW 589,661,700,661,589,589,661,661,661,441,65535,44 DW 495,525,495,441,525,525,495,525,589,525,495,589,589 DW 525,525,441,441,441,441,0 T7 DB 2,2,3,1,2,1,1,4 DB 2,2,2,2,2,1,1,4,2 DB 1,1,2,1,1,2,1,1,2,2,1,2,1,8 DB 1,2,2,3,1,2,1,1,4 DB 2,2,2,1,1,2,1,1,1,3,2 DB 1,1,1,1,1,1,2,1,1,1,1,1,

21、1,2,1,1,2,1,1,8 F8 DW 441,441,495,441,589,556,441,441,495,441,664 DW 589,441,441,882,742,589,556,495,65535,786,786,742,589,664,589,0 T8 DB 2,2,4,4,4,8,2,2,4,4,4,8,2,2,4,4,4,4,8,4,2,2,4,4,4,8 DATA ENDSSTACK SEGMENT STACK DW 256 DUP(?)STACK ENDSCODE SEGMENT ASSUME CS:CODE,DS:DATA,ES,DATA,SS,STACK star

22、t: MOV AX,DATA MOV DS,AX MOV ES,AXmov al,90h ;8255 方式0，A口输入out 0F6h,almov al,36h ;8253 通道0， 方式3out 0FEh,alLP: MOV AL,0H OUT 0F4h,AL in al,0F0hcmp al,11111110b;0fehje k0 call DELAYcmp al,253;0fdhje k1 call DELAYcmp al,251;0fbhje k2 call DELAYcmp al,247;0f7hje k3 call DELAYcmp al,239;0efhje k4 call DE

23、LAYcmp al,223;0dfhje k5 call DELAYcmp al,191;0bfhje k6 call DELAYcmp al,127;7fhje k7 call DELAY JMP LPk0: MOV DX,0F4H MOV AL,01H OUT DX,AL MOV SI,OFFSET F1 ;装入频率表起始地址 MOV DI,OFFSET T1 ;装入时间表起始地址 CALL PLAY1k1: MOV DX,0F4H MOV AL,01H OUT dx,AL MOV SI,OFFSET F2 MOV DI,OFFSET T2 CALL PLAY1k2: MOV DX,0F4

24、H MOV AL,01H OUT dx,AL MOV SI,OFFSET F3 MOV DI,OFFSET T3 CALL PLAY2k3: MOV DX,0F4H MOV AL,01H OUT dx,AL MOV SI,OFFSET F4 MOV DI,OFFSET T4 CALL PLAY1k4: MOV DX,0F4H MOV AL,01H OUT dx,AL MOV SI,OFFSET F5 MOV DI,OFFSET T5 CALL PLAY2k5: MOV DX,0F4H MOV AL,01H OUT dx,AL MOV SI,OFFSET F6 MOV DI,OFFSET T6

25、CALL PLAY2k6: MOV DX,0F4H MOV AL,01H OUT dx,AL MOV SI,OFFSET F7 MOV DI,OFFSET T7 CALL PLAY2 k7: MOV DX,0F4H MOV AL,01H OUT dx,AL MOV SI,OFFSET F8 MOV DI,OFFSET T8 CALL PLAY1DALLY PROC NEAR ;节拍延时子程序 D0: MOV CX,0033H D1: MOV AX,0300H D2: DEC AX JNZ D2 LOOP D1 DEC DL JNZ D0 IN AL,0F0H CMP AL,0FFH JZ LP RETDALLY ENDP DALLY1 PROC NEAR D01: MOV CX,0033H D02: MOV AX,0300H D03: DEC AX JNZ D03 LOOP D02 DEC DL JNZ D01 IN AL,0F0H CMP AL,0FFH JZ LP RETDALLY1 ENDP DALLY2 PROC NEAR D11: MOV CX,0033H D12: