数电课设 (3)

1、课程设计（论文）课程名称: 数字电子技术基础 题 目：设计任意模值的计数器 院 （系）： 信息与工程控制 专业班级： 电信1202 姓 名： * 学 号： 201206030228 指导教师： * 2015年 1 月 9 日西安建筑科技大学华清学院数字电子技术基础课程设计（论文）任务书专业班级：电子信息科学与技术1202级学生 学生姓名：* 指导教师（签名）： 一、课程设计（论文）题目设计任意模值的计数器二、本次课程设计（论文）应达到的目的任意模值的计数器的设计，并仿真实现。 三、本次课程设计（论文）任务的主要内容和要求（包括原始数据、技术参数、设计要求等） 用74LS160实现六十进制计数器

2、，并用逻辑分析仪观测输出、进位输出和时钟脉冲。（A组采用异步级联构成模100计数器，再用清0法实现； B组采用采用同步级联构成模100计数器，再用清0法实现； C组采用大模分解法，用清0法实现。）四、应收集的资料及主要参考文献： 1.杨颂华，冯毛官等.数字电子技术基础M.西安电子科技大学出版社，2009.2.尹勇，李林凌. Multisim电路仿真入门与进阶M. 北京：清华大学出版社，2005.3.黄智伟，李传琪等.基于Multisim 2001的电子电路计算机仿真设计与分析 M. 北京：电子工业出版社，2004. 4.王泽保，赵博.数字电路典型实验范例剖析M.北京：人民邮电出版社，2004.

3、5.邱关源,罗先觉.电路（第五版）M.北京：高等教育出版社，2006.五、审核批准意见教研室主任（签字） 摘 要 用74LS160实现六十进制计数器，并用逻辑分析仪观测输出、进位输出和时钟脉冲。 使用MULTISIM11.0软件设计一个60进制计数器。其功能为每隔1s，计数器增1；能以数字形式显示时间。当定时器递增到59时，定时器会自动返回到00显示，然后继续计时。整个计数过程中，X1即发光灯会显示进位信号。 本课程设计用了两个74LS160同步十进制计数器来实现60进制功能。所以对于任何一种逻辑电路与逻辑功能，只要找到其中相互转换的方法与联系，就可以用最普通的芯片与电路来实现复杂多样的电路与

4、逻辑功能。 由于现代社会模拟电子技术基础和数字电子技术基础的高速发展，因而由这技术制造出来的越来越先进，数字钟体积小，安装使用方便，不仅可以作为家用电子钟，而且可以广泛用于车站、体育场馆等公共场所。虽然数字钟的外形和功能不尽相同，但是用于制造数字钟的原理基本上都是一样的关键词：74LS160，大模分解，计数器目 录1设计任务12设计方案23电路设计44整体电路图的仿真测试及性能检测55收获与心得体会66参考书目7设计任意模值的计数器1 设计任务1.1 任务要求 用74LS160实现六十进制计数器，并用逻辑分析仪观测输出、进位输出和时钟脉冲。（采用大模分解法，用清0法实现。）熟知设计要求，明确设

5、计系统的全部功能，要求及计数指标，熟知各元器件之间的关系，确定各器件之间的量值。1.2 设计目的1）掌握不同进制计数器的设计方法。2）熟悉74LS160同步加法计数器使用。3）掌握单元电路组成系统电路的方法。1.3 设计要求1）每隔1秒，计数器加1。2）当定时器递增到59时，定时器自动返回到00。3）能显示计数值。4）电源，100Hz，5V。5）根据要求设计出电路原理图。6）进行电路的仿真和调试。7）分析总结。2 设计方案2.1 选择论证的基本过程 1）每隔1s，计数器增1；能以数字形式显示时间。 2）当定时器递增到59时，定时器会自动返回到00显示，然后继续计时。整个计数过程中，LED1即发

6、光灯会显示进位信号。 3）本设计主要设备是两个74LS160同步十进制计数器，并且由100HZ，5V电源供给。2.2 74LS160功能简介图1 74LS160芯片 这种同步可预置十进计数器是由四个D型触发器和若干个门电路构成，内部有超前进位，具有计数、置数、禁止、直接（异步）清零等功能。对所有触发器同时加上时钟，使得当计数使能输入和内部门发出指令时输出变化彼此协调一致而实现同步工作。这种工作方式消除了非同步（脉冲时钟）计数器中常有的输出计数尖峰。缓冲时钟输入将在时钟输入上升沿触发四个触发器。 这种计数器是可全编程的，即输出可预置到任何电平。当预置是同步时，在置数输入上将建立一低电平，禁止计数

7、，并在下一个时钟之后不管使能输入是何电平，输出都与建立数据一致。清除是异步的（直接清零），不管时钟输入、置数输入、使能输入为何电平，清除输入端的低电平把所有四个触发器的输出直接置为低电平。 超前进位电路无须另加门，即可级联出n位同步应用的计数器。它是借助于两个计数使能输入和一个动态进位输出来实现的。两个计数使能输入（ENP和ENT）计数时必须是高电平，且输入ENT必须正反馈，以便使能动态进位输出。因而被使能的动态进位输出将产生一个高电平输出脉冲，其宽度近似等于QA输出高电平。此高电平溢出进位脉冲可用来使能其后的各个串联级。使能ENP和ENT输入的跳变不受时钟输入的影响。 电路有全独立的时钟电路

8、。改变工作模式的控制输入（使能ENP、ENT或清零）纵使发生变化，直到时钟发生为止，都没有什么影响。计数器的功能（不管使能、不使能、置数或计数）完全由稳态建立时间和保持时间所要求的条件来决定。 CLK是脉冲输入端；RCO是进位信号输出端；ENP和ENT是计数器工作状态端；CLR是异步清零端；LOAD是置数端；VCC接正电源，GND接地；AD是数据输入端，QAQD是计数器状态输出端。电源电压5V，输入电压5V。其状态表下所示：表 1 74LS160状态表输入输出CLLENENCLABCDQAnQBnQCnQDnCRDTPKO0xxxxxxxx00000010xxabcdabcd1111xxxx计

9、数110xxxxxx保持11x0xxxxx保持3 电路设计 电路主要由两个74LS160芯片，电源，两个显示器，一个逻辑分析仪构成。采用的组合方法是大模值分解法：将模M分解为，用2片计数器分别组成6进制和10进制的计数器，然后将他们级联组成60进制计数器。图2 74LS160六十进制计数器4 整体电路图的仿真测试及性能检测4.1电路的安装调试（仿真） 图3 74LS160仿真图4 74LS160仿真经过仿真测试，本电路可以正常运行，从0到59 计数。4.2性能指标测量及记录 图5逻辑分析仪 根据测试结果可知，Vcc，对象7，对象9，对象10恒定为1；1,2,3,4,9,11,12,13,14,

10、15,clock out恒定为0，clock int 0/1波动。5 收获与心得体会 通过这次课程设计，加强了我们动手、思考和解决问题的能力。在整个设计过程中，我们通过这个方案包括设计了一套电路原理和仿真图，和芯片上的选择。这个方案总共使用了74LS160两个，7401N，逻辑分析仪一个。 在设计过程中，经常会遇到这样那样的情况，就是心里想老着这样的接法可以行得通，但实际接上电路，总是实现不了，因此耗费在这上面的时间用去很多。 我沉得做课程设计同时也是对课本知识的巩固和加强，由于课本上的知识太多，平时课间的学习并不能很好的理解和运用各个元件的功能，而且考试内容有限，所以在这次课程设计过程中，我

11、们了解了很多元件的功能，并且对于其在电路中的使用有了更多的认识。平时看课本时，有时问题老是弄不懂，做完课程设计，那些问题就迎刃而解了。而且还可以记住很多东西。比如一些芯片的功能，平时看课本，这次看了，下次就忘了，通过动手实践让我们对各个元件映象深刻。认识来源于实践，实践是认识的动力和最终目的，实践是检验真理的唯一标准。所以这个期末测试之后的课程设计对我们的作用是非常大的。 我认为我们的工作是一个团队的工作，团队需要个人，个人也离不开团队，必须发扬团结协作的精神。某个人的离群都可能导致导致整项工作的失败。实习中只有一个人知道原理是远远不够的，必须让每个人都知道，否则一个人的错误，就有可能导致整个工作失败。团结协作是我们实习成功的一项非常重要的保证。而这次实习也正好锻炼我们这一点，这也是非常宝贵的。对我们而言，知识上的收获重要，精神上的丰收更加可喜。挫折是一份财富，经历是一份拥有。这次实习必将成为我人生旅途上一个非常美好的回忆！6 参考书目：1杨颂华，冯毛官等,数字电子技术基础M,西安电子科技大学出版社，2