第8章组合逻辑电路

1、第第 8 章章门电路与组合逻辑电路门电路与组合逻辑电路概概 述述电子线路按其功能、性质的不同分为模拟电路电子线路按其功能、性质的不同分为模拟电路与数字电路两大类。与数字电路两大类。 模拟电路可用来实现幅度随时间连续变化的模模拟电路可用来实现幅度随时间连续变化的模拟信号的产生和处理，如前面分析的各种放大电路拟信号的产生和处理，如前面分析的各种放大电路都属于此类。都属于此类。 数字电路主要是对在时间和大小上都是离散的数数字电路主要是对在时间和大小上都是离散的数字信号进行存储、变换和运算处理的电路。字信号进行存储、变换和运算处理的电路。 在数字电路中，按其完成逻辑功能的不同特点，在数字电路中，按其完

2、成逻辑功能的不同特点，可划分为组合逻辑电路和时序逻辑电路两大类。本可划分为组合逻辑电路和时序逻辑电路两大类。本章讨论组合逻辑电路。章讨论组合逻辑电路。 所谓组合逻辑电路是指该电路在任意时刻的稳所谓组合逻辑电路是指该电路在任意时刻的稳定输出状态，仅取决于该时刻输入信号的组合，而定输出状态，仅取决于该时刻输入信号的组合，而与输入信号作用前电路所处的状态无关。与输入信号作用前电路所处的状态无关。 在数字电路中的晶体管只在数字电路中的晶体管只有两种工作状态：饱和导通有两种工作状态：饱和导通时，集电极输出低电平；截时，集电极输出低电平；截止时，集电极输出高电平。止时，集电极输出高电平。RBRC5VUBU

3、CT矩形波脉冲信号参数：矩形波脉冲信号参数：AT0.1A0.5A0.9Atptrtf脉冲幅度脉冲幅度A：脉冲信号变化的最大值。脉冲信号变化的最大值。脉冲上升时间脉冲上升时间tr：从幅度的从幅度的10%上升到上升到90%所需时间。所需时间。脉冲下降时间脉冲下降时间tf：从幅度的从幅度的90%下降到下降到10%所需时间。所需时间。脉冲宽度脉冲宽度tp：从上升沿的从上升沿的50%到下降沿的到下降沿的50%所需时间。所需时间。AT0.1A0.5A0.9Atptrtf脉冲周期脉冲周期T：波形周期性重复出现所需的最短时间。波形周期性重复出现所需的最短时间。脉冲频率脉冲频率f：单位时间内出现的脉冲个数，与周

4、期单位时间内出现的脉冲个数，与周期T成成倒数。倒数。占空比占空比 ：矩形波脉冲宽度矩形波脉冲宽度tp与脉冲周期与脉冲周期T的百分比值。的百分比值。Tf18.1 数制与码制 一个数可用数制和码制两种形式来表示。数一个数可用数制和码制两种形式来表示。数制制按进制表示；码制按进制表示；码制用编码表示。用编码表示。常用数制的表示常用数制的表示1.十进制数表示十进制数表示2. 二进制数表示二进制数表示3. 任意进制数表示任意进制数表示4. 数制的转换数制的转换码制码制8421码、码、2421码、码、 5421码、余码、余3码、格雷码等码、格雷码等1. 十进制数表示特点：逢十进一特点：逢十进一210121

5、0110310910510731.759表示方法：用表示方法：用1010的幂相加表示的幂相加表示称：1010i i 权（进位基数的幂）权（进位基数的幂）2. 二进制数表示特点：逢二进一特点：逢二进一10310132)625.11( 2121212121)101.1011(表示方法：用表示方法：用2 2的幂相加表示的幂相加表示称：称：2 2i i权（进位基数的幂）权（进位基数的幂）3. 任意进制数表示mmnnnnRRKRKRKRKRKN.)(11002211称：称：R Ri i权（进位基数的幂）权（进位基数的幂）称：称：RR进位基数进位基数称：称：K Ki i为相应的系数为相应的系数将一个数从一

6、种进制表示转换为另一种进制表示，称之。将一个数从一种进制表示转换为另一种进制表示，称之。4. 数制的转换二进制二进制十进制的转换十进制的转换按权展开按权展开十进制十进制二进制的转换二进制的转换整数：除整数：除2取余；取余；小数：乘小数：乘2取整。取整。例：将（例：将（159）10 （ ）21592余余 179239余余 12余余 1219余余 12924221余余 1余余 0余余 0210)10011111(159) 即快速转换法：快速转换法：15979391994211 1 1 1 1 0 0 1例：将（例：将（0.875）10 （ 0. ）275. 12875. 05 . 1275. 00

7、 . 125 . 00 . 020 . 0210)1110. 0(0.875) 即210)1110.10011111(159.875) 则码制 数字电路处理的信号，都可以用多位二进制数来数字电路处理的信号，都可以用多位二进制数来表示，这种二进制数叫代码，给每个代码赋予一定含表示，这种二进制数叫代码，给每个代码赋予一定含义的过程叫编码。义的过程叫编码。 若需要编码的信息数量为若需要编码的信息数量为N N，则用作代码的二进，则用作代码的二进制数的位数制数的位数n n应该满足：应该满足：Nn2 若某一编码的二进制数的每一位都有一固定的若某一编码的二进制数的每一位都有一固定的权值，这类编码称为有权码；

8、反之，则为无权码。权值，这类编码称为有权码；反之，则为无权码。 几种常用的二进制编码见表几种常用的二进制编码见表8.1.18.1.1（P278P278）概述：开关电路应用的电子器件是数字电路的基本元开关电路应用的电子器件是数字电路的基本元件。它只有接通和断开两种状态，所以，只有两种取件。它只有接通和断开两种状态，所以，只有两种取值值“0”0”和和“1”1”，我们把这种，我们把这种二值变量称为逻辑变量二值变量称为逻辑变量。把数字电路的把数字电路的输出输出信号和输入信号之间的关系称为逻信号和输入信号之间的关系称为逻辑关系或逻辑函数辑关系或逻辑函数。数字电路所进行的二值运算就叫。数字电路所进行的二值

9、运算就叫逻辑运算，研究这种运算规律的数学叫逻辑代数（布逻辑运算，研究这种运算规律的数学叫逻辑代数（布尔代数）。因此，数字电路也称为逻辑电路。尔代数）。因此，数字电路也称为逻辑电路。 逻辑代数中的逻辑代数中的“0”和和“1”与十进制的与十进制的0和和1有着有着完全不同的含义，在逻辑代数中，完全不同的含义，在逻辑代数中，0和和1代表着对立或代表着对立或矛盾着的两个方面，如开关的接通和断开，信号的有矛盾着的两个方面，如开关的接通和断开，信号的有和无，电位的高和低等等，视具体研究对象而定。和无，电位的高和低等等，视具体研究对象而定。8.2 逻辑运算与逻辑门电路1. 与运算及与运算及“与与”门电路门电路

10、 决定事件决定事件F的所有条件的所有条件A和和B都满足时，事件都满足时，事件F才发生，则才发生，则称逻辑函数称逻辑函数F是逻辑变量是逻辑变量A和和B的的“逻辑与逻辑与”。逻辑表达式为：逻辑表达式为：ABBAF与逻辑门电路：与逻辑门电路：AFBE与逻辑门符号：与逻辑门符号：FAB&与逻辑真值表与逻辑真值表A B F0 00 1 011 1 0 0 0 1运算规则：运算规则：111001010000基本逻辑运算与基本门基本逻辑运算与基本门R12VFABD1D22. 或运算及或运算及“或或”门电路门电路 决定事件决定事件F的所有条件的所有条件A和和B只要有一个或一个以上得到满只要有一个或一个

11、以上得到满足时，事件足时，事件F就发生，则称逻辑函数就发生，则称逻辑函数F是逻辑变量是逻辑变量A和和B的的“逻逻辑或辑或”。逻辑表达式为：逻辑表达式为：BAF或逻辑门电路或逻辑门电路:或逻辑门符号或逻辑门符号:FAB1FBEA或逻辑真值表或逻辑真值表:A B F0 00 1 011 1 0 1 1 1运算规则运算规则:111101110000R-12VFABD1D23. 非运算及非运算及“非非”门电路门电路 决定事件决定事件F的条件的条件A不具备时，事件不具备时，事件F才发生，则称逻辑函才发生，则称逻辑函数数F是逻辑变量是逻辑变量A的的“逻辑非逻辑非”。逻辑表达式为：逻辑表达式为：AF 非逻辑

12、门电路：非逻辑门电路：非逻辑门符号：非逻辑门符号：非逻辑真值表非逻辑真值表A F 1 0 0 1 运算规则：运算规则：1001FEARFA1-5VAF3V12VRB1RB2RC1. 与非逻辑运算及与非逻辑运算及“与非与非”门门 与非逻辑是与逻辑和非逻辑的与非逻辑是与逻辑和非逻辑的结合。其逻辑函数表达式为：结合。其逻辑函数表达式为：CBAFFA&BC与非逻辑真值表与非逻辑真值表A B C F0 0 00 0 10 1 00 1 1 0 01 0 11 1 011 1 1 1 1 1 1 1 1 1 0与非逻辑门：与非逻辑门：与非逻辑特点：与非逻辑特点：全全“1”出出“0”，有有“0”出出

13、“1”复合逻辑运算与其他门电路2.或非逻辑运算及或非逻辑运算及“或非或非”门门或非逻辑是或逻辑和非逻辑的或非逻辑是或逻辑和非逻辑的结合。其逻辑函数表达式为：结合。其逻辑函数表达式为：CBAFFA1BC或非逻辑真值表或非逻辑真值表A B C F0 0 00 0 10 1 00 1 1 0 01 0 11 1 011 1 1 1 0 0 0 0 0 0 0或非逻辑门：或非逻辑门：或非逻辑特点：或非逻辑特点：全全“0”出出“1”，有有“1”出出“0”3.与或非逻辑运算及与或非逻辑运算及“与或非与或非”门门与或非逻辑是与逻辑、或逻辑和非与或非逻辑是与逻辑、或逻辑和非逻辑的结合。其逻辑函数表达式为：逻辑

14、的结合。其逻辑函数表达式为：DCBAF与或非逻辑真值表与或非逻辑真值表A B C D F0 0 0 00 0 0 10 0 1 00 0 1 1 1 1 1 1 1 1 1 0 0与或非逻辑门：与或非逻辑门：FA1BCD&4.异或逻辑运算及异或逻辑运算及“异或异或”门和同或逻辑运算及门和同或逻辑运算及“同或同或”门门 设设F（A、B）为变量）为变量A、B的逻辑函数，只有当的逻辑函数，只有当A、B取值相异时（即取值相异时（即A=1，B=0或或A=0，B=1），函数），函数F（A、B）的取值为的取值为1，否则为，否则为0，我们称，我们称F（A、B）为异或逻辑函数，）为异或逻辑函数，实现异或

15、逻辑运算的电路称为异或门。实现异或逻辑运算的电路称为异或门。BABABAF异或逻辑真值表：异或逻辑真值表：异或逻辑门异或逻辑门异或逻辑表达式为：异或逻辑表达式为：FAB1A B F0 00 1 011 1 0 1 1 0（1）异或逻辑运算及）异或逻辑运算及“异或异或”门门 设设F（A、B）为变量）为变量A、B的逻辑函数，只有当的逻辑函数，只有当A、B取值相同时（即取值相同时（即A=1，B=1或或A=0，B=0），函数），函数F（A、B）的取值为的取值为1，否则为，否则为0，我们称，我们称F（A、B）为同或逻辑函数，）为同或逻辑函数，实现同或逻辑运算的电路称为同或门。实现同或逻辑运算的电路称为同

16、或门。同或逻辑真值表同或逻辑真值表同或逻辑门同或逻辑门同或逻辑表达式为：同或逻辑表达式为：FABA B F0 00 1 011 1 1 0 0 1BABAF =A B（2）同或逻辑运算及）同或逻辑运算及“同或同或”门门5. 三态门三态门 三态门就是指具有三种输出状态的门电路，即：它除了可三态门就是指具有三种输出状态的门电路，即：它除了可输出高电平和低电平以外，还可以有第三种输出状态输出高电平和低电平以外，还可以有第三种输出状态高阻高阻态（也称禁止状态）。此时，输出端相当于悬空，和所有电路态（也称禁止状态）。此时，输出端相当于悬空，和所有电路断开（内部结构了解）。断开（内部结构了解）。三态门的逻

17、辑符号：三态门的逻辑符号： 三态门与普通门的区别在于，它的输入端有一个控制信号三态门与普通门的区别在于，它的输入端有一个控制信号输入端：输入端：EN 称为使能端。称为使能端。&ENFBAC&ENFBAC高电平使能高电平使能低电平使能低电平使能ENABCF高电平使能高电平使能F低电平使能低电平使能00110101高阻高阻高阻高阻0101高阻高阻高阻高阻三态门真值表三态门真值表 1 0 1 0正逻辑与负逻辑高电平高电平=1，低电平，低电平=0 正逻辑正逻辑高电平高电平=0，低电平，低电平=1 负逻辑负逻辑 在判断某一具体逻辑电路的逻辑功能时，首先应该在判断某一具体逻辑电路的逻辑功能

18、时，首先应该明确该电路采用的是正逻辑还是负逻辑。同一电路由明确该电路采用的是正逻辑还是负逻辑。同一电路由于采用的逻辑约定不同，其逻辑关系也不相同。于采用的逻辑约定不同，其逻辑关系也不相同。 可以证明正、负逻辑函数间满足如下对偶关系：可以证明正、负逻辑函数间满足如下对偶关系： 除特别声明以外，本除特别声明以外，本教材均采用正逻辑。教材均采用正逻辑。1）正逻辑与门即为负逻辑或门；）正逻辑与门即为负逻辑或门；2）正逻辑或门即）正逻辑或门即为负逻辑与门（例如下页）；为负逻辑与门（例如下页）；3）正逻辑与非门即）正逻辑与非门即为负逻辑或非门；为负逻辑或非门；4）正逻辑或非门即为负逻辑与）正逻辑或非门即为

19、负逻辑与非门；非门；5）正逻辑异或门即为负逻辑同或门；）正逻辑异或门即为负逻辑同或门；6）正）正逻辑同或门即为负逻辑异或门。逻辑同或门即为负逻辑异或门。AFBEA B F0 00 1 011 1 0 0 0 1如图：开关组成的门电路如图：开关组成的门电路约定正逻辑：开关闭约定正逻辑：开关闭“1”1”，断，断“0”0” 灯亮灯亮“1”1”，灭，灭“0”0”则负逻辑：开关闭则负逻辑：开关闭“0”0”，断，断“1”1” 灯亮灯亮“0”0”，灭，灭“1”1”A B F0 00 1 011 1 0 1 1 1F=A BF=A+B8.3 逻辑代数的运算法则基本法则基本法则基本规则基本规则基本定理基本定理逻

20、辑代数运算的基本法则 0 0A=0A=0 1 1A=AA=A A AA=AA=A A A=0=00+A=A0+A=A1+A=11+A=1A+A=AA+A=AA A+ +=1=1AA 010 , 000111 , 001111 , 000010 , 001110 , 000111 , 101000 , 111110 , 10111 , 00逻辑代数运算的基本定理定理定理1 交换律交换律ABBAABBA ,定理定理2 结合律结合律CBACBACBACBA)()()()(定理定理3 分配律分配律)()(CABABCAACABCBA定理定理4 吸收律吸收律定理定理5 对和律对和律BBABABBAABA

21、BABAABAAB)()(定理定理6 反演律反演律BABABABAAABABABAAABBAA)(ABAA)(异或运算的主要公式ABBA ) 1 ()()( )2(CBACBAACABCBA)( )3(AA1 )4(AA0 )5(0 )6( AA1 )7( AA逻辑代数运算的基本规则1. 代入规则代入规则 任意一个逻辑等式，如果将等式中所有出现某一变量的地任意一个逻辑等式，如果将等式中所有出现某一变量的地方，都用同一个逻辑函数去置换，则此等式仍然成立。方，都用同一个逻辑函数去置换，则此等式仍然成立。DCADCABABA2. 反演规律反演规律CBADFCBADF3. 对偶规则对偶规则 对任意一个

22、逻辑函数对任意一个逻辑函数F，如果将其中的，如果将其中的“”变成变成“+”， “+”变成变成“”； “0”变成变成“1”；“1”变成变成“0”所得到的新的逻辑函所得到的新的逻辑函数数F称为原函数的对偶式。称为原函数的对偶式。当已知逻辑函数当已知逻辑函数F，欲求，欲求F则只要将则只要将F中的所有中的所有“”变成变成“+”“+”变成变成“”；“0”变成变成“1”；“1”变成变成“0”。原变量变成反变量，原变量变成反变量，反变量变成原变量，即得反变量变成原变量，即得 。F逻辑函数的化简逻辑函数的化简卡诺图化简（后一节内容中介绍）卡诺图化简（后一节内容中介绍） 因为同一逻辑函数可以写成不同形式的逻辑表

23、达式，因为同一逻辑函数可以写成不同形式的逻辑表达式，在逻辑电路的设计中，逻辑函数最终都要用逻辑电路来在逻辑电路的设计中，逻辑函数最终都要用逻辑电路来实现，因此，用最简单的逻辑函数设计电路是简化电路、实现，因此，用最简单的逻辑函数设计电路是简化电路、降低成本和提高系统可靠性的最直接的方法。降低成本和提高系统可靠性的最直接的方法。公式化简法公式化简法1.并项法并项法2.吸收法吸收法3.消去法消去法4.配项法配项法逻辑函数的公式化简法1.并项法并项法利用对合律将两乘积项合并，使逻辑函数利用对合律将两乘积项合并，使逻辑函数得到简化。得到简化。ABAABCBAABBABA)(CBBABBA)()(CCA

24、A)(CBAABCBABAF)()(化简：化简：2.吸收法吸收法利用吸收律，吸收多余的与项，使逻辑函数利用吸收律，吸收多余的与项，使逻辑函数简化。简化。BCDACBBCAAF)(3.消去法消去法利用吸收律，消去某些与项中的变量，使逻利用吸收律，消去某些与项中的变量，使逻辑函数得到简化。辑函数得到简化。CBCAABF4.配项法配项法利用基本公式给逻辑函数配上适当的项，使利用基本公式给逻辑函数配上适当的项，使逻辑函数得到简化。逻辑函数得到简化。BABAABF)()()(DACBBCABCA)(BCA)(1)(DACBBCACBAAB)(CABCABABBAABBAABBAAABA BABAA AA

25、A BCBBDABCDBCABDDABC证明2 ) 1() 1(CBDBCABDDABC左式证毕证毕 CBDBCBDABC )( DCCDACB )(DCDACBBCACB)1(1.1.化简化简 CBACABCBAABCY)()(CCBACCABY解：解：ABBABAAB)(8.4 简单组合逻辑电路的分析和设计组合逻辑电路的分析组合逻辑电路的分析并介绍函数的卡诺图化简并介绍函数的卡诺图化简1.步骤步骤2.举例举例 分析和设计组合逻辑电路时，须要讨论它的输分析和设计组合逻辑电路时，须要讨论它的输出变量与输入变量间的逻辑函数关系。逻辑分析就出变量与输入变量间的逻辑函数关系。逻辑分析就是分析已给逻辑

26、电路的逻辑功能，找出输出逻辑函是分析已给逻辑电路的逻辑功能，找出输出逻辑函数与输入逻辑变量之间的逻辑关系。逻辑电路的设数与输入逻辑变量之间的逻辑关系。逻辑电路的设计，也称为逻辑电路的综合，它是分析的一个相反计，也称为逻辑电路的综合，它是分析的一个相反过程。过程。组合逻辑电路的设计组合逻辑电路的设计1.步骤步骤2.举例举例 1.分析组合逻辑电路的步骤大致如下：分析组合逻辑电路的步骤大致如下： 组合逻辑电路的分析写逻辑式写逻辑式列逻辑状态表列逻辑状态表分析逻辑功能分析逻辑功能 已知已知逻辑图逻辑图运用逻辑代数运用逻辑代数 化简或变换化简或变换2.举例举例例例1：分析图示逻辑电路的逻辑功能：分析图示

27、逻辑电路的逻辑功能A&1G2G3G4GFBXYZ解：（解：（1）由）由逻辑图写出逻辑图写出逻辑式：逻辑式：ABX ABAAXYABBBXZBABABABABBAAABBABAABBABAABBABAYZF )()( A&1G2G3G4GFBXYZ（2）由逻辑式写出逻辑真值表：）由逻辑式写出逻辑真值表：异或逻辑真值表异或逻辑真值表A B F0 00 1 011 1 0 1 1 0BABABAF（3）分析逻辑功能得出门电路：）分析逻辑功能得出门电路：异或逻辑门异或逻辑门FAB1A&1G2G3G4GFBXYZ组合逻辑电路的设计 1.设计组合逻辑电路的步骤大致如下：设计组合逻辑

28、电路的步骤大致如下： 写逻辑式写逻辑式画出逻辑图画出逻辑图 2.举例举例例例2：试设计一逻辑电路供三人（：试设计一逻辑电路供三人（A、B、C）投票使用，每）投票使用，每人有一电键，如果他赞成，就按电键，表示人有一电键，如果他赞成，就按电键，表示“1”，如果他不赞成，如果他不赞成，就不按电键，表示就不按电键，表示“0”。表决结果用指示灯来表示，如果多数赞。表决结果用指示灯来表示，如果多数赞成，则指示灯亮，成，则指示灯亮，F=1；反之不亮，；反之不亮，F=0。已知已知逻辑要求逻辑要求列逻辑列逻辑状态表状态表运用逻辑代数运用逻辑代数 化简或变换化简或变换该题共有三人参加投票，所以该题共有三人参加投票

29、，所以应该有应该有8种组合，如下表：种组合，如下表：ABCF00000010010001111000101111011111从表中可见，在从表中可见，在8种组合中，种组合中，F=1只有只有4种。种。a.由表中由表中F=1列写正逻辑函列写正逻辑函数表达式。数表达式。c.各种组合之间是或的逻辑各种组合之间是或的逻辑关系故取以上各项乘积之和，关系故取以上各项乘积之和，由此写出逻辑关系式。由此写出逻辑关系式。b.对一种组合而言，输入变对一种组合而言，输入变量是量是“与与”逻辑关系。对应逻辑关系。对应于于F=1，如果输入变量为，如果输入变量为1。则用变量本身（如则用变量本身（如A）；如）；如输入变量为输

30、入变量为“0”，则取其反，则取其反量（如量（如），而后取乘积项。），而后取乘积项。解：（解：（1）由题意列出逻辑状态表）由题意列出逻辑状态表ABCCABCBABCAF（3） 简化逻辑式简化逻辑式ABACBCCCABBBACAABCABCCABABCCBAABCBCAF)()()( （4） 由逻辑式画出逻辑图由逻辑式画出逻辑图（2） 由逻辑状态表列写逻辑式由逻辑状态表列写逻辑式ABACBCFA&11G2G3G4GFBCA&1G2G3G4GFBCACBCABBCACABF 在逻辑电路中，在逻辑电路中，与非门是最常用的与非门是最常用的基本元件，通常要基本元件，通常要求逻辑功能用与非求

31、逻辑功能用与非门实现。门实现。逻辑函数的卡诺图化简法逻辑函数的卡诺图化简法 卡诺图是由许多方格组成的阵列图，方格又称单卡诺图是由许多方格组成的阵列图，方格又称单元，单元的个数等于元，单元的个数等于 ，n为输入变量个数。每个为输入变量个数。每个方格表示输入变量的一种组合状态，定义为最小项，方格表示输入变量的一种组合状态，定义为最小项，用用mj表示。表示。m是最小项的符号，若用是最小项的符号，若用“1”代替原变代替原变量，用量，用“0”代替反变量，每一种组合状态所对应的代替反变量，每一种组合状态所对应的二进制数就是最小项的下标二进制数就是最小项的下标j，二变量卡诺图如下：二变量卡诺图如下：n2AB

32、010100 m001m110m211m3ABC0100011110m0m1m3m2m4m5m7m6四变量卡诺图四变量卡诺图ABCD000100011110m0m1m3m2m4m5m7m61110m12m13m15m14m10m11m9m8三变量卡诺图三变量卡诺图按循环码顺序排列按循环码顺序排列ABCD000100011110m0m1m3m2m4m5m7m61110m12m13m15m14m10m11m9m8 1）靠近的两个最小顶）靠近的两个最小顶m1和和m3 , m1和和m5； 相邻的概念：相邻的概念：2）相对）相对: 任意一行或一列的两头，如任意一行或一列的两头，如m0和和m2 , m0和

33、和m8 4）四角相邻）四角相邻: 在四变量图中在四变量图中 m0、m2 、 m8、m10 。 3）相重）相重: 对折起来后位置重合。对折起来后位置重合。ABCDE00010000010110101110110111101100五变量卡诺图五变量卡诺图 用卡诺图化简四个或四个以下变量的逻辑函数具用卡诺图化简四个或四个以下变量的逻辑函数具有直观、迅速的优点。它实质上是对合律的直接应有直观、迅速的优点。它实质上是对合律的直接应用，即用，即A B+A B=A。ABCF00000010010001111000101111011111三人表决真值表三人表决真值表ABCCABCBABCAFBCACABABC

34、010001111000100111（1）将相邻为）将相邻为“1”的项圈起来，圈的项越多，消的项圈起来，圈的项越多，消去的变量就越多，且圈的项为去的变量就越多，且圈的项为2L偶数项。偶数项。（2）每画一个新圈，必须有一个新项；）每画一个新圈，必须有一个新项；ABC010001111000100111（3）把每一个圈中的公因子找出来，将各个圈中）把每一个圈中的公因子找出来，将各个圈中的公因子相加，即为化简的逻辑函数。的公因子相加，即为化简的逻辑函数。ABF ACBC例：例：某车间有某车间有A、B、C、D四台电机四台电机 ， 要求（要求（1）A机机开机；（开机；（2）或者其它三台电机至少有两台开机

35、。若不）或者其它三台电机至少有两台开机。若不满足上述要求，指示灯灭，试用与非门组成指示灯亮的满足上述要求，指示灯灭，试用与非门组成指示灯亮的逻辑电路。逻辑电路。 0 0 0 0 0 A B C D F 0 0 0 1 0 0 0 1 0 0 0 0 1 1 1 0 1 0 0 0 0 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 1 1 1 1设开机为设开机为“1”，停机为停机为“0”；灯亮为灯亮为“1”，灯灭为灯灭为“0”，列出真值表。列出真值表。ABCD000100011110111111101 1111111 据真值表，将输出据真值表，将输出F为为“1”所对应的那些最小项填

36、所对应的那些最小项填上上“1”，其余方格填上，其余方格填上“0”或不填。或不填。AF BCBDCDCDBDBCA最后画最后画出逻辑出逻辑电路图电路图（略）（略）8.5 8.5 半加器和全加器半加器和全加器半加器半加器全加器全加器 加法器是数字系统和计算机中最基本的运加法器是数字系统和计算机中最基本的运算单元。数字电路的加法器就是实现二进制的算单元。数字电路的加法器就是实现二进制的加法运算。加法运算。 加法器可分为：加法器可分为：半半 加加 器器 如果加运算电路仅把加数和被加数同一位的两个数如果加运算电路仅把加数和被加数同一位的两个数相加，而不考虑从低位送来的进位数，则这种加法运算相加，而不考虑

37、从低位送来的进位数，则这种加法运算电路称为半加器。电路称为半加器。 可见，半加器的功能是完成两可见，半加器的功能是完成两个一位二进制数相加。二进制数只个一位二进制数相加。二进制数只有有0和和1两个数。所以，相加时，应两个数。所以，相加时，应该满足状态表：该满足状态表：输入输出AiBiSiCi0000011010101101 可见，半加器应该有两个输可见，半加器应该有两个输入端，两个输出端。其中入端，两个输出端。其中Ai 、Bi表示两个相加数，表示两个相加数，Ci表示进位，表示进位，Si表示本位和。表示本位和。输入输入输出输出AiBiSiCi0000011010101101 由状态表可写出本位和

38、与进位由状态表可写出本位和与进位的逻辑函数式。的逻辑函数式。BABABASiiiiiiiiBAC 由逻辑函数式可画出由逻辑函数式可画出半加器的逻辑电路：半加器的逻辑电路：iA1&iSiBiCiAiBiSiCCO 半加器逻辑符号：半加器逻辑符号：根据根据Si=1，按正逻辑写，按正逻辑写：全全 加加 器器 如果加运算电路把同一位的加数和被加数以及从低位送来如果加运算电路把同一位的加数和被加数以及从低位送来的进位数三者相加，则的进位数三者相加，则 可见，全加器有三个可见，全加器有三个输入端输入端两个相加数两个相加数Ai和和Bi以及从低位送来的进位以及从低位送来的进位Ci-1，输出端有两个，输

39、出端有两个本本位和数位和数Si和进位数和进位数Ci。 列出全加器的真值列出全加器的真值表见右：表见右：输入输入输出输出A Ai iB Bi iC Ci-1i-1S Si iC Ci i0 00 00 00 00 00 00 01 11 10 00 01 10 01 10 00 01 11 10 01 11 10 00 01 10 01 10 01 10 01 11 11 10 00 01 11 11 11 11 11 1这种加法运算电路称为这种加法运算电路称为全加器。全加器。1111iiiiiiiiiiiiiCBACBACBACBASiiiiiiiiiiiiiiiiiiiiiiiiiiiBAC

40、BACCBACBABACBACBACBACBAC11111111)()()( 由逻辑函数由逻辑函数式可画出逻辑电式可画出逻辑电路如图。路如图。输入输入输出输出A Ai iB Bi iC Ci-1i-1S Si iC Ci i0 00 00 00 00 00 00 01 11 10 00 01 10 01 10 00 01 11 10 01 11 10 00 01 10 01 10 01 10 01 11 11 10 00 01 11 11 11 11 11 1COCOCO1iiBA iiBA1)(iiiCBA1iiiiCBASiC1iCiAiB1111)()()()(iiiiiiiiiiiii

41、iiiCBACBACBABACBABA1)(iiiCBACOCOCO1iiBAiiBA1iiiCBA1iiiiCBASiC1iCiAiBiAiBiSiCCO1iC全加器的逻辑符号全加器的逻辑符号CI8.6 8.6 编编 码码 器器三位二进制编码器的设计三位二进制编码器的设计二二- -十进制编码器的设计十进制编码器的设计 用数字或某种文字和符号来表示某一对象或信号用数字或某种文字和符号来表示某一对象或信号的过程称为编码。的过程称为编码。 十进制编码或某种文字和符号的编码难于用电路来十进制编码或某种文字和符号的编码难于用电路来实现。在数字电路中，一般用的是二进制编码。二进实现。在数字电路中，一般用

42、的是二进制编码。二进制只有制只有0 0和和1 1两个数码，可以把若干个两个数码，可以把若干个0 0和和1 1按一定规律按一定规律编排起来组成不同的二进制代码编排起来组成不同的二进制代码, ,来表示某一对象或信来表示某一对象或信号。一位二进制代码有号。一位二进制代码有0 0和和1 1两种状态，可以表示两个两种状态，可以表示两个信号，两位二进制代码有信号，两位二进制代码有0000、0101、1010、1111四种组合，四种组合，可以表示四个信号。可以表示四个信号。n n位二进制代码有位二进制代码有2 2n n种组合种组合, ,可以表可以表示示2 2n n个信号个信号。这种二进制编码在电路上容易实现

43、。这种二进制编码在电路上容易实现。讨论两种编码器：讨论两种编码器：三位二进制编码器的设计1.列编码表 三位二进三位二进制数可以表示制数可以表示8种信号状态。种信号状态。所以，可以列所以，可以列出其编码表。出其编码表。其中其中I0I7为八为八个输入信号。个输入信号。Y2Y0为输出为输出的三位二进制的三位二进制代码。代码。输 入输 出I0I1I2I3I4I5I6I7Y2Y1Y010000000000010000000010010000001000010000011000010001000000010010100000010110000000011112.由编码表写出逻辑式按取值为1列写：76542

44、IIIIY76321IIIIY75310IIIIY7654IIII7632IIII7531IIII 由于我们经常使用与非门，所以转换成与非逻辑关系。3.由逻辑式画出辑逻图：&11111111I2I3I4I5I6I7I10I0Y1Y2Y0I7I1I二-十进制编码器的设计 二二-十进制编码器是将十进制的十个数码十进制编码器是将十进制的十个数码0、l、2、3、4、5、6、7、8、9编成二进制代码的电路。输入的是编成二进制代码的电路。输入的是09十个数十个数码，输出的是对应的二进制代码。这二进制代码又称二码，输出的是对应的二进制代码。这二进制代码又称二-十进十进制代码，简称制代码，简称BCD码

45、。码。 1确定二进制代码的位数确定二进制代码的位数 因为输入为因为输入为09十个数码，要求有十种状态，而三位二十个数码，要求有十种状态，而三位二进制代码只有八种状态进制代码只有八种状态(组合组合)，所以二进制代码确定为四位，所以二进制代码确定为四位(2n 10取取n4) 。2列编码表列编码表 四位二进制代码共有十六种状态，其中任何十种状态都可四位二进制代码共有十六种状态，其中任何十种状态都可表示表示09十个数码，方案很多。最常用的是十个数码，方案很多。最常用的是8421编码方式，就编码方式，就是在四位二进制代码的十六种状态中取出前面十种状态，表是在四位二进制代码的十六种状态中取出前面十种状态，

46、表示示09十个数码，后面六种状态去掉，见下表。十个数码，后面六种状态去掉，见下表。输 入输 出I0I1I2I3I4I5I6I7I8I9Y3Y2Y1Y0100000000000000100000000000100100000000010000100000000110000100000010000000100000101000000100001100000000100011100000000101000000000000110013由编码表写出逻辑式由编码表写出逻辑式76542IIIIY76321IIIIY975310IIIIIY7654IIII7632IIII97531IIIII983IIY98II 4.由逻辑式画出逻辑图由逻辑式画出逻辑图教材教材P298编码表输入编码表输入“0”电平有效电平有效&11111111I2I3I4I5I6I7I10I0Y1Y2Y&3Y119I8I二二十进制优先权编码真值表十进制优先权编码真值表P299（略）（略）8.7 译码器和数字显示二进制译码器二进制译码器( (n线线2 2n线译码器）线译码器）二二- -十进制显示译码器十进制显示译码器讨论两种译码器：讨论两种译码器： 译码和编码的过程相反。编码是将某种信号或十进译码和编码的过程相反。编码是将某种信号或十进制的十个数码制的十个数码( (输入输入)