单片机的结构及原理

1、l MCS-51系列单片机是美国Intel公司在1980年推出的8位单片 微型计算机 ，包含51和52两个子系列。l 51子系列的典型产品有8031，8051和8751三种机型 l 52子系列包括8032，8052二种主要机型 l MCS-51系列单片机的结构框图见图2-1。 MCS-51系列单片机的结构框图见图2-1。 5151子系列的配置如下：子系列的配置如下： （1）8位CPU； （2）振荡频率1.212MHZ； （3）128个字节的片内数据存储器（片内RAM）； （52系列为256字节） （4）21个专用寄存器； （5）4KB的片内程序存储器,（片内ROM 8031，8032无）； （

2、 52系列为8KB） （6）8位并行I/O口P0，P1，P2，P3； （7）一个全双工串行I/O口； （8）2个16位定时器/计数器(52系列3个定时器)； （9）5个中断源，分为2个优先级(52系列6个中断源) ；8051单片机功能方框图单片机功能方框图 图2-1 8051单片机的内部结构8031无无 8051单片机的内部结构22 7PP7PP33 7PP1 71PPV c cV s sR S TE AA L EP S E NX T A L 2X T A L 1E P R O M或 R O M P CP C 加 1缓 冲 器1 6 位 地 址 寄 存 器R A MR A M 地 址寄 存 器

3、 S PA C C暂 存 器 1暂 存 器 2B 寄 存 器中 断 系 统 串 行 口 定 时 器 / 计 时 器A L UP S WD P T RP 1 锁 存 器P 1 驱 动 器振 荡 器指令寄存器定时及控制P 3 锁 存 器P 2 锁 存 器P 0 锁 存 器P 3 驱 动 器P 2 驱 动 器P 0 驱 动 器CPU：由运算器和控制器组成由运算器和控制器组成(同时还包括中断系统和部分外部特殊功能寄存器)，是单片机的核心，完成运算和控制操作,决定单片机的性能。片内片内RAM：片内数据存储器，用于存放可读写的数据片内数据存储器，用于存放可读写的数据（如运算的中间结果、最终结果以及欲显示的

4、数据）。片内片内ROM：片内程序存储器，用以存放程序。片内程序存储器，用以存放程序。并可存放一些原始的数据和表格。I/O口：口：既可用作输入，也可用作输出。既可用作输入，也可用作输出。定时计数器定时计数器：可用来对外部事件进行计数，并可设置成定时器：可用来对外部事件进行计数，并可设置成定时器，根据定时或计数的结果进行控制。串行通信口：串行通信口：全双工的串行通信口，实现单片机和其他数据设备间的串行全双工的串行通信口，实现单片机和其他数据设备间的串行数据传送。数据传送。（既可作为全双工异步通信收发器使用，也可作为同步移位寄存器使用。）中断系统：中断系统：为提高为提高CPU的效率和数据处理的实时性

5、而设定。的效率和数据处理的实时性而设定。内部时钟产生电路：内部时钟产生电路：具有内部时钟产生电路，但石英晶体和微调电容需要具有内部时钟产生电路，但石英晶体和微调电容需要外接。外接。最高振荡频率为12M。 以上单元通过内部总线相连，在许多情况下单片机需要和外部设备或存储器相连，这时的连接仍然采用三总线（数据、地址、控制）方式。其特点如下：l 采用8位数据线和16位地址线，没有独立的地址和数据总线，共用P0和P2。P0分时作为8位数据线和低8位地址线，P2口作为高8位地址线。lROM和RAM分开，使用16条地址线可分别寻址64K RAM和64K ROM，使实际存储空间扩大一倍。51子系列单片机引脚

6、及其功能：子系列单片机引脚及其功能：主电源引脚 Vss(接地)、Vcc(接5V)输入/输出引脚 P0、P1、P2、P3 P0.0P0.0P0.7P0.7：P0口的8个引脚，P0口是8位漏极开路型双向I/0端口，在接有片外存储器或I/0扩展接口时，P0.0P0.7分时复用，作低8位地址总线与双向8位数据总线 P1.0P1.0P1.7P1.7：P1口的8个引脚，P1口是一个带内部上拉电阻的8位双向I/O口，(对于52子系列，P1.0还可用于定时器/计数器2的计数脉冲输入端2，1.1还可作定时器/计数器2的外部控制端T2EX。) P2.0P2.0P2.7P2.7：P2口的8个引脚，P2口也是一个带内

7、部上拉电阻的双向I/O口，在访问片外存储器或扩展I/O接口时，还用于提供高8位地址。 P3.0P3.7：P3口的8个引脚，P3口也是一个带上拉电阻的I/O口，除可以作双向的输入输出口外，还具有第2功能，见表2.1引脚 第二功能 P3.0P3.1P3.2P3.3P3.4P3.5P3.6P3.7 RXD(串行口输入)TXD(串行口输出)INT0（外部中断0输入）INT1（外部中断1输入）T0（定时器0的外部输入） T1（定时器1的外部输入）WR （片外数据存储器写控制信号）RD （片外数据存储器读控制信号） （控制线（控制线（4 4条）：条）： ALE/PROGALE/PROG：双功能引脚。由于P

8、0口的8个引脚是低8位地址总线与数据总线分时复用，因此必须将P0口输出的低8位地址进行锁存。 ALE(地址锁存允许信号);在访问片外存储器时，。其下降沿用于控制锁存P0口输出的低8 位地址。即使不访问片外存储器，该引脚上仍出现上述频率的周期性信号，因此也可作为对外输出的时钟脉冲，频率为振荡器频率的1/6，（必须注意的是：在访问片内外存储器时，ALE脉冲会跳空1个，不能用作时钟信号。） PROG:对片内含有EPROM的机型（如8751等），此引脚在编程时可作为编程脉冲PROG的输入端。 PSENPSEN：片外ROM读选通信号输出端，在CPU访问ROM时，此信号每个机器周期两次有效，以通过P0口读

9、入指令，在访问片外RAM时，该信号不出现。 外接晶振引脚外接晶振引脚 XTAL1、XTAL2 内部方式时钟电路 如下图（a）所示为51单片机的振荡电路，XTAL1端和XTAL2端将晶振、电容C1和C2与内部的反相放大器连接起来组成并联谐振电路，图中C1、C2取31pF，对频率有微调作用，振荡频率范围在212MHz，一般常用6MHz或12MHz。外部方式时钟电路 也可采用外接振荡器，对于HMOS单片机，外部振荡器的信号接至XTAL2端，即内部时钟发生器的输入端，而内部反相放大器的输入端XTAL1端应接地，如下图（b）所示。由于XTAL2端的逻辑电平不是TTL的，故建议外接一个上拉电阻；而对于CH

10、MOS单片机，XTAL2端悬空，XTAL1端接外振荡器输入(带上拉电阻)。2.2 MCS2.2 MCS5151系列单片机的系列单片机的CPUCPU及其时序及其时序cpu结构结构 ALU ACC B 控制器控制器 PC ID IR 存储器存储器 PSWCPU由运算器，控制器和若干特殊功能寄存器组成：l运算器：运算器：可以完成加、减、乘、除及各种逻辑和位运算。（由算逻运算单元ALU、累加器A、B寄存器、暂存器1、暂存器2、及程序状态字PSW构成。）l控制器：控制器：可根据不同的指令产生相应的控制信号， 使各部分之间协调工作，完成指令所规定的功能。（由指令寄存器、指令译码器、定时控制部分组成）累加器

11、累加器A A：是一个8位专用寄存器，在很多传递与运算操作中以A为一方（源或目的），使用最为频繁。B B寄存器：寄存器：在做乘除运算时，B寄存器用来存放一个操作数，也存放运算后的部分结果，除此之外，可作为通用寄存器用。PSW(PSW(程序状态字程序状态字) )：是1个8位的专用寄存器，用于存放程序运行中的各种状态信息，可进行位寻址。（相当于一般的标志寄存器）lPSW的各位定义见图23。（1）进位标志C（PSW.7）；很多算术逻辑运算指令执行 后都会影响进位标志C。例如加减运算，若运算结果有进位若运算结果有进位或借位，则或借位，则C=1C=1，若无，则C=0。可用专门的指令或硬件将C置位或清零，在

12、进行位操作时，C又起着位累加器的作用，类似于累加器A。（2）辅助进位标志AC（PSW.6）：做加减运算时，若低半字节有进位（借位），则AC=1，否则AC=0，辅助进位标志主要用于BCD运算调整时。（3）软件标志FO（PSW.5）：这是可由用户定义的一个状态标志，可由用户置位或复位。F1的定义与F0相同。 图23 程序状态字各位的含义PSW 7 PSW6 PSW 5 PSW4 PSW3 PSW2 PSW1 PSW0C ACRS1RS0OVF1PFO（5 5）溢出标志）溢出标志OVOV（PSW.2PSW.2）：）：当运算结果超出机器所能表示的范围时称溢出。OV是带符号数运算的溢出标志，如发生溢出，

13、则OV=1；否则OV=0。 （6 6）奇偶标志）奇偶标志P P（PSW.0PSW.0）：）：P反映执行指令后累加器A中1的个数的奇偶,若A中1的个数为奇数，则P=1，若 A中1的个数为偶数，则P=0。 程序状态字可反映运算结果的状态，下面以加法指令为例进行说明。例：分析执行下列指令序列后，A、C、AC、OV、P的内容是什么？ MOV A，#79H ADD A，#58H 该指令序列的功能是将79H+58HA。计算过程如下： （79H） 01111001 +（58H） 01011000 （D1H） 11010001指令执行后，A=D1H最高位无进位，故=0；低半字节有进位，AC=1；OV=0 1=

14、1，发生溢出；A中1的个数为偶数，故P=0。 CPU实质上是一个复杂的同步时序电路，所有工作都是在同时钟信号的控制下进行的。每执行一条指令，CPU的控制器都要发出一系列特定的控制信号，这些控制信号在时间上的相互关系就是CPUCPU的时序。的时序。 控制信号有两类：控制信号有两类：一类用于单片机内部，对用户来说，并不直接接触这些信号，可以不做了解；另一类是通过控制总线送到片外的，对于这部分信号的时序，是用户因该关心的。一振荡器一振荡器 CPU执行指令的一系列动作是在时序电路的控制下一拍一拍进行的。其节拍信号由振荡器产生，MCS-51系列单片机的内部有一个高增益的反相放大器。外接晶体后可构成自激振

15、荡器产生节拍信号，接法见图2-1,也可使用片外振荡器，采用不同工艺制造的单片机芯片接法不同：芯片状态 接法 XTAL1 XTAL2HMOS型 接地 接片外振荡脉冲输入端(带上拉电阻) CHMOS型 接片外振荡脉冲输入端(带上拉电阻)悬浮 二、时钟周期，机器周期、指令周期二、时钟周期，机器周期、指令周期 振荡器输出的振荡脉冲经2分频后作为内部节拍信号，作单片机内部各部件协调工作的控制信号，其周期称为时钟周期。 计算机一条指令的执行分几个阶段，每一阶段完成一项规定的操作，完成某一规定操作所需的时间称为一个机器周期。对MCS51系列单片机，6个时钟周期构成一个机器周期。 CPU执行一条指令所需的时间

16、为指令周期。指令周期以机器周期为单位，MCS51系列单片机的指令多为单周期、双周期指令，只有乘除指令为4周期指令，若用12MHZ晶振，则单周期指令、双周期指令的执行时间分别为1s和2s，而乘除指令则需4sMCS51系列单片机的一个机器周期包含6个时钟周期。我们用S1、S2、S6表示，每个时钟周期的2个振荡节拍用P1、P2表示，则一个机器周期包括12个振荡周期，不同周期、不同字节数的指令时序不同。每一条指令的执行都包括取指令和执行两个阶段，CPU从内部或外部ROM中取出指令操作码及操作数，然后再执行其逻辑功能。对于绝大多数指令，在指令的执行过程中，ALE信号是周期性的，如图2.4所示。在每个机器

17、周期中，ALE信号出现两次。出现ALE的时刻为S1P2和S4P2，信号宽度为1个S状态。每出现一次ALE信号，CPU就进行一次取指操作。对于不同的指令，由于字节数和指令的周期的不同，所以具体的取指操作也有些不同，如图2.4所示。并不是对每种指令，出现ALE时都会有效的读取指令码。例如，对一字节一周期指令，只须读一次，当第二次ALE出现时，仍然有一个读操作码的操作，但PC没加1，读入的仍是原指令字节，读无效，丢弃。如图2.4（a）所示，其他指令类似。 以上情况有一种例外，当执行对外部数据RAM读写时，ALE信号不是周期的。 l MCS51系列单片机内部一般既有只读存储ROM，又有随机存储器RAM

18、，片内存储器的类型及容量见表23. 当片内存储器容量不够时，可在片外扩展，加用片外程序存储器与片外数据存储器。从结构上讲共有四个存储空间：片内程序存储器、片外程序存储器、片内数据存储器、片外数据存储器，见图2-5。 MCS-51系列单片机型号存储器类型片内程序存储器容量(B)片内数据存储器容量(B)掩膜ROMEPROMRAMSFR51子系列8031805187514KB4KB128128128128.12812852子系列803280528KB256256128128 程序存储器存放程序及各种表格、常数，其寻址范围为64KB，编址范围为0000H至FFFFH。对于片内无程序存储器的机型（803

19、1、8032），其程序存储器均在片外扩展，对于片内有程序存储器的机型（8051、8052、8751），也可在需要时扩展片外程序存储器。在既有片内又有片外程序存储器时，通常编址时先片内，后片外，片内片外连续不重叠。 EA有两种接法： EA=1，此时复位后先执行片内程序存储器的程序；当PC中的内容超过片内程序存储器最后的一个单元的地址时，将自动转去执行片外程序存储器的程序。 EA=0，此时将不访问片内程序存储器而直接访问片外程序存储器。 l0000H单元：MCS51系列单片机复位后PC=0000H，即系统复位后从0000H单元开始执行程序，l0003H 外部中断0 中断服务程序入口地址l000BH

20、 定时器/计数器1溢出中断入口地址l0013H 外部中断1入口地址l001BH 定时器/计数器1溢出中断入口地址l0023H 串行口中断入口地址l002BH 定时器/计数器2溢出或T2EX端负跳变(仅8032、 8052 用)中断入口地址注意：注意：以上7个单元相隔很近，通常要执行的程序并不在此，单元内通常是一条绝对转移指令，转到程序真正的起始地址去执行程序.。 MCS51系列单片机的片内数据存储器分为片内RAM块与特殊功能寄存器（SFR）块，对于51子系列，片内RAM块的地址从00H7FH，占128个字节，SFR块从80HFFH，也为128字节。（对于52子系列，前者编址从00HFFH，占2

21、56个字节，当片内数据存储器容量不够时可扩展片外数据存储器。）。）片外数据存储器用R0、R1间址寻址时，寻址范围为256个字节，用数据指针寄存器DPTR时寻址范围最大为64KB。在编址时，片外数据存储器的地址可与片内数据存储器的地址重叠 ，事实上，数据存储器与程序存储器的地址也是重叠的。规定：规定：片内片内RAMRAM的高的高128128个字节用寄存器间址寻址，而个字节用寄存器间址寻址，而SFRSFR块用直接寻块用直接寻址，访问片内数据存储器用址，访问片内数据存储器用MOVMOV指令，访问片外数据存储器用指令，访问片外数据存储器用MOVXMOVX指指令，而访问程序存储器则用令，而访问程序存储器

22、则用MOVCMOVC指令，指令， l51子系列片内RAM块可分工作寄存器存器区、位寻址区、数据缓冲区等三个区域，这三个区域统一编址，从00H7FH，各区域有自己的特殊功能，也可统一调度使用。 注意：注意：单片机上电复位后，单片机上电复位后，SP=07H，即堆栈，即堆栈处于处于工作寄存器存器区，应给工作寄存器存器区，应给SPSP重新赋值。重新赋值。 R0 R1 : R7 工作寄存器 0组 R0 R1 : R7 工作寄存器 1组 R0 R1 : R7 工作寄存器 2组 R0 R1 : 00H 01H : 07H 08H 工 09H 作 : 寄 存 器 0FH 区 10H 11H : 17H 18H

23、 19H : 1FH R7 工作寄存器 3组 07 06 05 04 03 02 01 00 0F 0E 0D 0C 0B 0A 09 08 17 16 15 14 13 12 11 10 1F 1E 1D 1C 1B 1A 19 18 27 26 25 24 23 22 21 20 2F 2E 2D 2C 2B 2A 29 28 37 36 35 34 33 32 30 30 3F 3E 3D 3C 3B 3A 39 38 47 46 45 44 43 42 41 40 4F 4E 4D 4C 4B 4A 49 48 57 56 55 54 53 52 51 50 5F 5E 5D 5C 5

24、B 5A 59 58 67 66 65 64 63 62 61 60 6F 6E 6D 6C 6B 6A 69 68 77 76 75 74 73 72 71 70 20H 21H 22H 23H 位 24H 寻 25H 址 26H 区 27H 28H 29H 2AH 2BH 2CH 2DH 2EH 2FH 7F 7E 7D 7C 7B 7A 78 79 数 30H 据 31H 缓 : 冲 区 7FH 特殊功能寄存器又称专用寄存器，与片内RAM统一编址（PC除外）用直接寻址方式寻址，其地址从80HFFH，离散分布 . 位地址与名称 专用寄存器名称 符号 地址 D7 D6 D5 D4 D3 D2

25、 D1 D0 P0 口 P0 80H 87 86 85 84 83 82 81 80 堆栈指针 SP 81H 数据指针低字节 82H 数据指针高字节 DPL DPTR DPH 83H 定时器/计数器控制 TCON 88H TF1 8F TR1 8E TF0 8D TR0 8C IE1 8B IT1 8A IE0 89 IT0 88 定时器/计数器方式控制 TMOD 89H GATE C/T M1 M0 GATE C/T M1 M0 定时器/计数器 0低字节 TL0 8AH 定时器/计数器 1低字节 TL1 8BH 定时器/计数器0高字节 TH0 8CH 定时器/计数器1高字节 TH1 8DH

26、P1口 P1 90H 97 96 95 94 93 92 91 90 电源控制 PCON 97H SMOD - - - GF1 GF0 PD IDL 串行口控制 SCON 98H SMO 9F SM1 9E SM2 9D REN 9C TB8 9B RB8 9A TI 99 RI 98 串行数据缓冲器 SBUF 99H P2口 P2 AOH A7 A6 A5 A4 A3 A2 A1 A0 中断允许控制 IE A8H EA AF - - ET2 AD ES AC ET1 AB EX1 AA ET0 A9 EX0 A8 P3口 P3 BOH B7 B6 B5 B4 B3 B2 B1 B0 中断优先

27、级控制 IP B8H - - - - PT2 BD PS BC PT1 BB PX1 BA PTO B9 PX0 B8 注：表中带*的寄存器都与定时器/计数器2有关，只在52子系列芯片中存在 MCS-51系列单片机有4 4个I/O端口，每个端口都是8位准双向口，共占3232根引脚(每一条都可作为独立的输入/输出线使用可作为独立的输入/输出线使用)。每个端口都包括一个锁存器(即专用寄存器P0P0P3P3)、一个输出驱动器和输入缓冲器。通常把4个端口称为P0、P1、P2、P3口，见表2。 51系列单片机的I/O端口与片内RAM统一编址，采用相同的指令进行访问，P0P3口采用直接寻址方式，其口地址依

28、次为80H、90H、A0H、B0H。 四个I/O口由于其功能上的差异，故内部结构也有所不同。各端口的结构见图2-7至图2-10。下图为P0口的某位P0.n(n=07)结构图，它由一个输出锁存器、两个三态输入缓冲器和输出驱动电路及控制电路组成。从图中可以看出，P0口既可以作为I/O用，也可以作为地址/数据线用。D QCLK QMUXP0.n读读锁存器锁存器内部总线内部总线写写锁存器锁存器读读引脚引脚地址地址/ /数据数据控制控制VCCT1T2P0P0口口引脚引脚一、一、P0P0口的结构口的结构1、P0口作为普通I/O口输出时输出时 CPU发出控制电平“0 0”封锁“与”门，将输出上拉场效应管T1

29、截止，同时使多路开关MUX把锁存器与输出驱动场效应管T2栅极接通。故内部总线与P0口同相。由于输出驱动级是漏极开路电路，若驱动NMOS或其它拉流负载时，需要外接上拉电阻。P0的输出级可驱动8个LSTTL负载。D QCLK QMUXP0.n读读锁存器锁存器内部总线内部总线写写锁存器锁存器读读引脚引脚地址地址/ /数据数据控制控制VCCT1T2P0P0口口引脚引脚 输入时输入时-分分读引脚读引脚或或读锁存器读锁存器读引脚：由传送指令(MOV)实现； 下面一个缓冲器用于读端口引脚数据，当执行一条由端口输入的指令时，读脉冲把该三态缓冲器打开，这样端口引脚上的数据经过缓冲器读入到内部总线。 读锁存器：有

30、些指令 如：ANL P0，A称为“读-改-写”指令，需指令，需要读锁存器。要读锁存器。 上上面一个缓冲器用于读端口面一个缓冲器用于读端口锁存器锁存器数据。数据。D QCLK QMUXP0.n读读锁存器锁存器内部总线内部总线写写锁存器锁存器读读引脚引脚地址地址/ /数据数据控制控制VCCT1T2P0P0口口引脚引脚*原因：如果此时该端口的负载恰是一个晶体管基极，且原端口输出值为1，那么导通了的PN结会把端口引脚高电平拉低；若此时直接读端口引脚信号，将会把原输出的“1”电平误读为“0”电平。现采用读输出锁存器代替读引脚，图中，上面的三态缓冲器就为读锁存器Q端信号而设，读输出锁存器可避免上述可能发生

31、的错误。*D QCLK QMUXP0.n读读锁存器锁存器内部总线内部总线写写锁存器锁存器读读引脚引脚地址地址/ /数据数据控制控制VCCT1T2P0P0口口引脚引脚lP0口必须接上拉电阻；l在读信号之前数据之前，先要向相应的锁存器做写1操作的I/O口称为准双向口；l三态输入缓冲器的作用：l（ANL P0，A）P0iQ19013VCCGNDOUTPUTD QCLK QMUXP0.n读读锁存器锁存器内部总线内部总线写写锁存器锁存器读读引脚引脚地址地址/ /数据数据控制控制VCCT1T2P0P0口口引脚引脚准双向口： 从图中可以看出，在读入端口数据时，由于输出驱动FET并接在引脚上，如果T2导通，就

32、会将输入的高电平拉成低电平，产生误读。所以在端口进行输入操作前，应先向端口锁存器写“1”，使T2截止，引脚处于悬浮状态，变为高阻抗输入。这就是所谓的准双向口。 在系统扩展时，在系统扩展时，P0P0端口作为端口作为地址地址/ /数据总线数据总线使用时，使用时，分为：分为： P0P0引脚引脚输出地址输出地址/ /数据数据信息。信息。 D QCLK QMUXP0.n读读锁存器锁存器内部总线内部总线写写锁存器锁存器读读引脚引脚地址地址/ /数据数据控制控制VCCT1T2P0P0口口引脚引脚 CPU CPU发出控制电平发出控制电平“1 1”，打开，打开“与与”门，又使多路开门，又使多路开关关MUXMUX

33、把把CPUCPU的的地址地址/ /数据总线数据总线与与T2T2栅极反相接通栅极反相接通，输出地，输出地址或数据。址或数据。由图上可以看出，上下两个由图上可以看出，上下两个FETFET处于反相，构处于反相，构成了推拉式的输出电路，其负载能力大大增强。成了推拉式的输出电路，其负载能力大大增强。D QCLK QMUXP0.n读读锁存器锁存器内部总线内部总线写写锁存器锁存器读读引脚引脚地址地址/ /数据数据控制控制VCCT1T2P0P0口口引脚引脚 P0 P0引脚引脚输出地址输出地址/ /输入数据输入数据 输入信号是从引脚通过输入缓冲器进入输入信号是从引脚通过输入缓冲器进入内部总线内部总线。 此时，此

34、时，CPUCPU自动使自动使MUXMUX向下，并向向下，并向P0P0口写口写“1”1”，“读读引脚引脚”控制信号有效，下面的缓冲器打开，外部数据读入控制信号有效，下面的缓冲器打开，外部数据读入内部总线。内部总线。D QCLK QMUXP0.n读读锁存器锁存器内部总线内部总线写写锁存器锁存器读读引脚引脚地址地址/ /数据数据控制控制VCCT1T2P0P0口口引脚引脚二、二、P2P2的内部结构的内部结构1.P21.P2口作为口作为普通普通I/OI/O口口D QCLK QMUXP2.n读锁存器读锁存器内部总线内部总线写锁存器写锁存器读引脚读引脚地址地址控制控制VCCRTP2口引脚CPUCPU发出控制

35、电平发出控制电平“0” 0” ，使多路开关，使多路开关MUXMUX倒向锁存倒向锁存器器输出输出Q Q端，构成一个准双向口。其功能与端，构成一个准双向口。其功能与P1P1相同。相同。 2.P22.P2口作为口作为地址总线地址总线 在系统扩展片外在系统扩展片外程序存储器程序存储器扩展数据存储器且容量超过扩展数据存储器且容量超过256B 256B ( (用用MOVX DPTRMOVX DPTR指令指令) )时，时，CPUCPU发出控制电平发出控制电平“1 1”，使多路，使多路开关开关MUXMUX倒倒内部地址线内部地址线。此时，。此时，P2P2输出高输出高8 8位地址。位地址。D QCLK QMUXP

36、2.n读锁存器读锁存器内部总线内部总线写锁存器写锁存器读引脚读引脚地址地址控制控制VCCRTP2口引脚4.1.2 P14.1.2 P1口、口、P3P3口的内部结构口的内部结构 P1口的一位的结构 它由一个输出锁存器、两个三态输入缓冲器和输出驱动电路组成-准双向口。D QD QCLK QCLK QP1.nP1.n读读锁存器锁存器内部总线内部总线写写锁存器锁存器读读引脚引脚VCCRT TP1口引脚D QD QCLK QCLK QP3.nP3.n读读锁存器锁存器内部总线内部总线写锁存器写锁存器读读引脚引脚VCCRT TP3口引脚第二第二输入功能输入功能第二第二输出功能输出功能一、作为通用I/O口与P

37、1口类似-准双向口(W=1)WD QD QCLK QCLK QP3.nP3.n读读锁存器锁存器内部总线内部总线写锁存器写锁存器读读引脚引脚VCCRT TP3口引脚第二第二输入功能输入功能第二第二输出功能输出功能二、第二功能(Q=1)此时引脚部分输入(Q=1、W=1) ,部分输出(Q=1、W输出) 。W第二功能各引脚功能定义：P3.0：RXD串行口输入P3.1：TXD串行口输出P3.2：INT0外部中断0输入P3.3：INT1外部中断1输入P3.4：T0定时器0外部输入P3.5：T1定时器1外部输入P3.6：WR外部写控制P3.7：RD外部读控制l综上所述：当P0作为I/O口使用时，特别是作为输

38、出时，输出级属于开漏电路，必须外接上拉电阻才会有高电平输出；如果作为输入，必须先向相应的锁存器写“1”，才不会影响输入电平。l当CPU内部控制信号为“1”时，P0口作为地址/数据总线使用，这时，P0口就无法再作为I/O口使用了。lP1、P2 和P3 口为准双向口, 在内部差别不大, 但使用功能有所不同。 l P1口是用户专用 8 位准双向I/O口, 具有通用输入/输出功能, 每一位都能独立地设定为输入或输出。当有输出方式变为输入方式时, 该位的锁存器必须写入“1”, 然后才能进入输入操作。 l P2口是 8 位准双向I/O口。外接I/O设备时, 可作为扩展系统的地址总线, 输出高8位地址, 与

39、P0 口一起组成 16 位地址总线。 对于 8031 而言, P2 口一般只作为地址总线使用, 而不作为I/O线直接与外部设备相连。 P0口有两种功能：在扩展片外存储器时作地址数据分时复用总线，在不进行扩展时作一般准双向输入/输出口使用注意：注意：由于V2截止，如果输入电路由集电极开路或漏极开路电路驱动，应外加提升电路。lP1口只有一种功能-通用准双向的输入/输出接口 lP2口有2种用途：通用准双向I/O接口或当单片机扩展了片外存储器时作高8位地址总线 lP3口除了作为通用准双向I/O使用外，还具有第2功能 （表2-1）lMCS-51系列单片列的RST引脚为复位引脚，只要在RST引脚上出现宽度在10ms以上的高电平，即可实现复位，复位通常有上电复位和操作复位两种方法。 l复位是靠外部电路实现的。常用的一种上电与按钮复位电路见图。l复位后各专用存储器和程序计数器的状态见表22。 +5V R C1 C2 C3RSTMCS-51+C 12 2 u FR 11 KG N D+ 5 VVccRST/VPDVssMCS-51+C122uFR11KGND+5VVccRST/VPDVssMCS-51R2200RSTMCS-51R2R1MAX813LPFIMRRESETWDOWDI未稳压电源P1.0寄存器复位状态 寄存器复位