Allegro高速PCB设计布线工具演示教学

1、Good is good, but better carries it.精益求精，善益求善。Allegro高速PCB设计布线工具Allegro高速PCB布线工具AllegroPCB设计布线工具专用应用领域特点介绍中文翻译AllegroPCB设计布线工具专用应用领域特点介绍（英文版）AllegroPCB设计教程精要附：AllegroPCBDesignv16.2)软件下载地址：AllegroPCB设计布线工具专用应用领域特点介绍中文翻译语言：英语网址：/products/pcb/pcb_design/pages/default.aspx类别：PCB设计Cadence是世界上最大的电子设计技术和配套

2、服务的EDA供货商之一。CadenceAllegro则是Cadence推出的先进PCB设计布线工具。Allegro提供了良好且交互的工作接口和强大完善的功能，和它前端产品Capture的结合，为当前高速、高密度、多层的复杂PCB设计布线提供了最完美解决方案。Allegro拥有完善的Constraint设定，用户只须按要求设定好布线规则，在布线时不违反DRC就可以达到布线的设计要求，从而节约了烦琐的人工检查时间，提高了工作效率！更能够定义最小线宽或线长等参数以符合当今高速电路板布线的种种需求。软件中的ConstraintManger提供了简洁明了的接口方便使用者设定和查看Constraint宣告

3、。它与CadenceOrCADCapture的结合让E.E.电子工程师在绘制线路图时就能设定好规则数据，并能一起带到Allegro工作环境中，自动在摆零件及布线时依照规则处理及检查，而这些规则数据的经验值均可重复使用在相同性质的电路板设计上。Allegro除了上述的功能外，其强大的自动推挤push和贴线hug走线以及完善的自动修线功能更是给用户提供极大的方便；强大的贴图功能，可以提供多用户同时处理一块复杂板子，从而大大地提高了工作效率。或是利用选购的切图功能将电路版切分成各个区块，让每个区块各有专职的人同时进行设计，达到同份图多人同时设计并能缩短时程的目的。用户在布线时做过更名、联机互换以及修

4、改逻辑后，可以非常方便地回编到Capture线路图中，线路图修改后也可以非常方便地更新到Allegro中；用户还可以在Capture与Allegro之间对对象的互相点选及修改。对于业界所重视的铜箔的绘制和修改功能，Allegro提供了简单方便的内层分割功能，以及能够对正负片内层的检阅。对于铺铜也可分动态铜或是静态铜，以作为铺大地或是走大电流之不同应用。动态铜的参数可以分成对所有铜、单一铜或单一对象的不同程度设定，以达到铜箔对各接点可设不同接续效果或间距值等要求，来配合因设计特性而有的特殊设定。在输出的部分，底片输出功能包含274D、274X、BarcoDPF、MDA以及直接输出ODB+等多样化

5、格式数据当然还支持生产所需的Pick&Place、NCDrill和Bare-BoardTest等等原始数据输出。Allegro所提供的强大输入输出功能更是方便与其它相关软件的沟通，例如ADIVA、UGS(Fabmaster)、VALOR、AgilentADS或是机构的DXF、IDF。为了推广整个先进EDA市场,Allegro提供了OrCADLayout、PADS、P-CAD等接口，让想转换PCBLayout软件的使用者，对于旧有的图档能顺利转换至Allegro中。Allegro有着操作方便，接口友好，功能强大，整合性好等诸多优点，是一家公司投资EDA软件的理想选择！二、AllegroPCB设计

6、布线工具专用应用领域特点介绍（英文版）Withitscomprehensivefeatureset,CadenceAllegroPCBDesignofferstheleadingphysicalandelectricalconstraint-drivenPCBlayoutandinterconnectroutingsystem.Thefullyintegrateddesignflowincludesdesigncreation,librarycreation,placement,interactiveroutingandediting,automaticrouting,andinterface

7、sformanufacturingandmechanicalCAD.Theuserinterfaceisintuitive,easy-to-use,andconsistentthroughoutthedesignflow.Large,densePCBdesignswithhigh-speedinterfacescanutilizeGlobalRoutingEnvironmenttechnologyforintelligentinterconnectplanningandroutingautomation.Features/BenefitsProvidesascalable,full-featu

8、redPCBdesignsolutionEnablesaconstraint-drivendesignflowtoreducedesigniterationsProvidesasingle,consistent,front-to-backconstraintmanagementenvironmentDeliversanintegratedRF/analogdesignandmixed-signaldesignenvironmentProvidesinteractivefloorplanningandcomponentplacementProvidesdesignpartitioningforl

9、arge,disperseddevelopmentteamsEnablesreal-time,interactivepush/shoveetcheditingAllowsreal-timeplowing/healingwithdynamicshapetechnologyManagesnetscheduling,timing,crosstalk,layersetrouting,andgeometricconstraintsProvidesprovenPCBRoutertechnologyforauto-routingofrandomsignalsCapturesdesignintentforin

10、terconnectsthroughhierarchicalflowplanningShortensinterconnectplanningandroutingtimefordensedesignswithhigh-speedinterfacesOutputsdesigndatainavarietyofmanufacturingformatsNFO:代码Cadence.Allegro.PCB.Design.v16.2100101001010001001001010100100010010010011010101000101010010001010100111010010100110101011

11、001110101010100010001010101010100010001110101011AllegroPCBDesignquicklytakessimpleorcomplexdesignsfromconcepttoproductioninaconstraint-drivendesignsystem.Itsscalableplatformallowsdesignerstocost-effectivelymatchtheneedsofsmalltolargeprojects.Withitscomprehensivefeatureset,CadenceAllegroPCBDesignoffe

12、rstheleadingphysicalandelectricalconstraint-drivenPCBlayoutandinterconnectroutingsystem.Thefullyintegrateddesignflowincludesdesigncreation,librarycreation,placement,interactiveroutingandediting,automaticrouting,andinterfacesformanufacturingandmechanicalCAD.Theuserinterfaceisintuitive,easy-to-use,and

13、consistentthroughoutthedesignflow.Large,densePCBdesignswithhigh-speedinterfacescanutilizeGlobalRoutingEnvironmenttechnologyforintelligentinterconnectplanningandroutingautomation.Features/Benefits:-Providesascalable,full-featuredPCBdesignsolution-Enablesaconstraint-drivendesignflowtoreducedesignitera

14、tions-Providesasingle,consistent,front-to-backconstraintmanagementenvironment-DeliversanintegratedRF/analogdesignandmixed-signaldesignenvironment-Providesinteractivefloorplanningandcomponentplacement-Providesdesignpartitioningforlarge,disperseddevelopmentteams-Enablesreal-time,interactivepush/shovee

15、tchediting-Allowsreal-timeplowing/healingwithdynamicshapetechnology-Managesnetscheduling,timing,crosstalk,layersetrouting,andgeometricconstraints-ProvidesprovenPCBRoutertechnologyforauto-routingofrandomsignals-Capturesdesignintentforinterconnectsthroughhierarchicalflowplanning-Shortensinterconnectpl

16、anningandroutingtimefordensedesignswithhigh-speedinterfaces-Outputsdesigndatainavarietyofmanufacturingformats/products/pcb/pcb_design/pages/default.aspx1010010100010010100101000100101010010010101010011110010010010101010101011.)unpackthefiles2.)burnormounttheimage3.)install4.)CheckSHootersDirReadme.t

17、xtIfyoucantgetit-youarenotworthit.#ENJOYANOTHERFiNERELEASEBROUGHTTOYOUBYTEAMSHooTERS#1.Youworkatanyreseller,distributororsoftwarecompanyandhaveaccesstonewunreleasedsoftware2.Youareatalentedcrackerandabletohandle:Dongle,FlexLM,Armadillo,Asprotect,HASPoRWibu3.YouareakeygennerandabletohandleMD5,RSA,TEA

18、orVB4.YouhaveagoodatSecureShell/BNCorwasSiteopfromagood.EUSiteno.deor.ustocontactwritetooSHOOTERSHUSH.COMGreetingsto:Oddity,Paradox,ENiGMA,ViRiLiTY,nGENandNUll!HYPERLINKt_topPCB设计Allegro学习教程三、AllegroPCB设计教程精要第一节Allegro元件封装组成在我们进行一个电子产品设计时,先要绘制好电路原理图.Allegro系统有两种绘制原理图的方法可供选择,他们是Concept和Capture.选择Orca

19、dcapture绘制电路原理图可以说是更普遍的选择,本文讲述的也是从Capture到Allegro.至于OrcadCapture软件的使用请参考有关书籍,本书就不再介绍.用OrcadCapture绘制好电路原理图以后,下一个PCB设计流程为建立元件封装.在Allegro中,元件的封装包括Padstack,Symbol和Device三部分.如图4-1-1所示图形为SOP14型封装的PackageSymbol图.图4-1-1SOP14封装图Padstack元件封装焊盘,*.PAD图形文件,有插针式焊盘和贴片式焊盘两种.如图3-5-1所示的SOP14封装有十四个圆角矩形贴片焊盘.Symbol可编辑的

20、元件封装外形,没任何电气特性.Symbol中包含Padstack和元件封装外框等图形符号.如图3-5-1所示即为SOP14的Symbol.Device元件封装的电气特性描述文本文件,此文件包含元件封装的Symbol信息及脚位定义等.如元件在布线时会做门电路或脚位互换的动作则必须在Device文件中定义.例如SN74LS00的封装为SOP14,其Device文件SOP14.TXT描述如下:(DEVICEFILE:SOP14)PACKAGESOP14CLASSICPINCOUNT14PINORDERSOP14ABYPINUSESOP14ININOUTPINSWAPSOP14ABFUNCTIONG1

21、SOP14123FUNCTIONG2SOP14456FUNCTIONG3SOP149108FUNCTIONG4SOP14121311GROUNDGND;7POWERVCC;14END所有元件的Padstack组成一子目录,所有元件的Symbol组成一子目录,所有元件的Device组成一子目录.此三个子目录就构成了元件封装中央零件库.第二节焊盘设计器介绍一、启动焊盘设计器执行开始/程序/Cadencepsd14.2/AllegroUtilities/PadstackEditor,启动焊盘设计器,如图4-2-1所示.图4-2-1焊盘设计器二、焊盘设计器菜单1、File栏(1)、New:新建焊盘。(

22、2)、Open:打开焊盘。(3)、Save:以当前文件名保存当前设计。(4)、SaveAs:将当前设计以另一文件名保存。(5)、Check:检查当前设计中的错误。(6)、Properties(7)、scripting(8)、Exit2、Reports栏(1)、PadstackSummary三、焊盘设计器界面(1).Parameters介绍.如图4-2-2所示.图4-2-2PadstackParameters图Type栏:在此栏定义设计焊盘的类型Through选择此项表示要设计一个插针式焊盘.Blind/Buried选择此项表示要设计一个盲/埋孔.Single选择此项表示要设计一个贴片式焊盘.Internallayers栏:控制单一的没与任何其它网络连接的焊盘在出内层Gerber时的输出方式.Fixed锁定焊盘,在输出内层Gerber时不能设置单一焊盘的输出方式,会按照本来面貌输出.Optional选择此项,可以允许在输出内层Gerber时通过设置ArtworkControlForm中FilmControl栏的SuppressUnconnectedpads来控制单一焊盘的输出方式.如你现在对Internallayers栏的设置不是很清楚,请选择Optional项.Units栏:单位及精度选择栏.Units点击下拉菜单,有