数字电路——分析与设计 ：第3章 逻辑门电路_1

1、第3章 逻辑门电路3.1 概述本章介绍与基本逻辑运算和复合逻辑运算相对应的单元电路称为门电路。常用的门电路有“与”门、“或”门、“非”门、“与非”门、“或非”门、“与或非”门和“异或”门等。 构成门电路的器件主要有两种：TTL(Transistor-Transistor Logic)双极型晶体管数字集成电路。CMOS(Complement Metal-Oxide-Semiconductor) MOS晶体管数字集成电路。7/17/20221北京理工大学 信息科学学院3.2 晶体管的开关作用3.2.1 二极管的开关作用7/17/20222北京理工大学 信息科学学院3.2.2 三极管的开关特性晶体管

2、的工作区分为3部分：截止区、放大区、饱和区。如下图所示：7/17/20223北京理工大学 信息科学学院(1)截止状态截止状态的特点：iB 0， iC 0 ，uCE = UCC。uBE 0 v（反偏）， uBC 0 v（反偏）。7/17/20224北京理工大学 信息科学学院(2)放大状态放大状态的特点：uCE = UCC- iCRC。iC iB 。uBE 0.7 v(正偏)，uBC 0 v(反偏)。RC UCC + + - - RB Iu Ou iB iC 双极型三极管基本开关电路 7/17/20225北京理工大学 信息科学学院(3)饱和状态1.临界饱和状态：iC iB = IC(sat)uBE

3、 0.7 v(正偏)，uBC = 0 v(零偏)。0.7v0.7v 三极管饱和状态等效电路 RC UCC + + - - RB Iu )(satCEOuuBSBIi= iC IC(sat) = 7/17/20226北京理工大学 信息科学学院2.过饱和状态：uBE 0.7 v(正偏)，uBC 0 v(正偏)。0.7v iC 在过饱和时，uCE之所以变成小于0.3v，是由于如下的原因：7/17/20227北京理工大学 信息科学学院负载线方程为：uCE= uO=UCC iCRC7/17/20228北京理工大学 信息科学学院在数字电路中，晶体管只工作在截止与饱和导通这两种状态。双极型三极管的开关等效电

4、路 (a)截止状态 (b)饱和导通状态7/17/20229北京理工大学 信息科学学院在数字电路中，晶体管只工作在截止与饱和导通这两种状态。今后一般采用正逻辑。7/17/202210北京理工大学 信息科学学院当三极管在截止与饱和导通之间迅速转换时，三极管内部基区存储电荷的积累和消散都需要一定的时间。集电极电流ic的变化总是滞后于基极电压uBE的变化，故输出电压uO的变化也必然滞后于输入电压uI的变化。通常把uO的下降沿滞后于uI上升沿的时间称为开通时间ton，它反映了三极管从截止到饱和导通所需要的时间；而把uO上升沿滞后于uI下降沿的时间称为关断时间toff ，它反映了三极管从饱和导通到截止所需

5、要的时间。7/17/202211北京理工大学 信息科学学院3.3 基本逻辑门电路1.二极管“与”门对输入端A、B、C的输入电平和输出端Y的输出电平做如下规定： 0 0.3v为逻辑“0”； 3v以上为逻辑“1”；输入端A、B、C中只要有一个（或两个、或全部）输入为0v（逻辑“0”）则输出端Y的电平就是0.3v（逻辑“0”）。二极管均为锗管，正向导通压降为0.2 0.3v。7/17/202212北京理工大学 信息科学学院3.3 基本逻辑门电路1.二极管“与”门输入端A、B、C全部输入为3v（逻辑“1”）则输出端Y的电平为3.3v（逻辑“1”）。这是一个“与”门： Y = ABC。7/17/2022

6、13北京理工大学 信息科学学院2.二极管“或”门输入端A、B、C中只要有一个（或两个、或全部）输入为3.3v（逻辑“1”）则输出端Y的电平就是3v（逻辑“1”）。输入端A、B、C全部输入为0.3v（逻辑“0”）则输出端Y的电平为0v（逻辑“0”）。这是一个“或”门：Y = A+B+C。7/17/202214北京理工大学 信息科学学院7/17/202215北京理工大学 信息科学学院3.三极管“非”门输入端A为0v（逻辑“0”）三极管截止，则输出端Y的电平约为3.0v（逻辑“1”）。输入端A为3v（逻辑“1”）三极管饱和导通，则输出端Y的电平约为0.3v（逻辑“0”）。这是一个“非”门：Y = A

7、。7/17/202216北京理工大学 信息科学学院3.4 TTL集成门电路3.4.1 TTL与非门的基本原理A、B为输入端，Y为输出端。T1为多发射极晶体管。D1、D1为输入保护钳位二极管。T2为助推晶体管。T4为上拉晶体管。T5为输出晶体管。D3为输出二极管。7/17/202217北京理工大学 信息科学学院多发射极三极管符号及等效电路7/17/202218北京理工大学 信息科学学院UB1=0.7+0.3=1v, T1饱和, UCE1=0.1v。 0.3vUB2=0.1+0.3=0.4v, T2截止, T5亦截止。UCC通过R2给T4供以基流IB4, T4、D3导通(在输出端接负载时)。IB4

8、很小，在R2上的压降亦很小 (约0.2v)。输出电压:UY =UCC (UR2 + UBE4 + UD3) = 5 (0.2 + 0.7 + 0.7) = 3.4v（高电平UH）(1)A、B有一端为低电平(UL=0.3v)7/17/202219北京理工大学 信息科学学院电流IB1流向T1集电极, T2饱和, T5亦饱和。UB1= 0.73 = 2.1 v。UB4 = UCE2+UBE5 = 0.3 + 0.7 = 1.0 v。UB4 UY =1.0 0.3 = 0.7v这不足以使T4、D3导通。所以T4、D3截止。(2)A、B同时为高电平(UH = 3.4v)输出电压:UY =UCE5= 0.

9、3 v (低电平UL)。结论：输入A、B有一个为低电平、或全为低电平(UL=0.3v)时，输出Y为高电平(UH=3.4v)；输入A、B同为高电平(UH=3.4v)时，输出Y为低电平(UL=0.3v)。所以Y = AB。3.4v7/17/202220北京理工大学 信息科学学院推拉式输出级这种T4、T5相串联的输出结构叫做推拉式输出级。当Y 输出高电平UH时，T4导通、T5截止；当Y 输出低电平UL时，T4截止、T5导通。7/17/202221北京理工大学 信息科学学院TTL“或非”门电路A、B同为低电平：T1、T1导通，T2、T2、T5截止，T4导通。Y 输出高电平UH。A为高电平、B为低电平：

10、T1反向导通，T2、T5导通；T1导通、T2截止，T4截止。Y 输出低电平UL。A、B同为高电平：T1、T1反向导通，T2、T2、T5导通，T4截止。Y 输出低电平UL。A为低电平、B为高电平：T1导通，T2截止；T1反向导通、T2、T5导通，T4截止。Y 输出低电平UL。7/17/202222北京理工大学 信息科学学院TTL“与或非”门电路A、B输入端与输出端Y构成一个“与非”门。C、D输入端与输出端Y构成一个“与非”门。T2与T2的发射极电流在T5的基极输入端构成 “或”的关系：Ib5=Ie2+Ie2Ie2=AB，Ie2=CDIe2Ie2Ib57/17/202223北京理工大学 信息科学学

11、院TTL“异或”门电路A、B同为低电平：T1、T2、T3导通，T4、T5、T6截止，T7、T9导通，T8截止,Y 输出低电平UL。A为高电平、B为低电平：T1 、T2导通，T4、T6截止；T3反向导通，T5导通，T7、T9截止，T8导通，Y 输出高电平UH。通，Y 输出高电平UH。A为低电平、B为高电平：T1 、T3导通，T5、T6截止；T2反向导通，T4导通，T7、T9截止，T8导A、B同为高电平：T1、T2、T3反向导通，T4、T5、T6、T9导通，T7、T8截止，Y 输出低电平UL。7/17/202224北京理工大学 信息科学学院推拉式输出级并联的情况Y1、Y2同时输出高电平或者同时输出

12、低电平时，不会产生什么问题。当Y1、Y2一个输出高电平而另一个输出低电平（比如Y1输出高电平Y2输出低电平）时，从电源UCC到Y1门的R4、T4、D3和Y2门的T5到“地”之间就形成了一条低阻回路，这条回路中将会有很大的电流通过，它将烧毁电源、门电路Y1、门电路Y2。结论：对于具有推拉式输出级的门电路Y1、Y2，它们的输出端在任何情况下都绝对不允许直接连接在一起。7/17/202225北京理工大学 信息科学学院3.4.2 TTL与非门的特性及参数1.电压传输特性和静态参数(1)电压传输特性（b）电压传输特性曲线7/17/202226北京理工大学 信息科学学院 电压传输特性曲线(2)静态参数 输

13、出高电平UOH和输出低电平UOL。UOH是电路中T5管处于截止状态时的输出电平，其典型值为3.4v。 UOL是电路中T5管处于导通状态时的输出电平，其典型值为0.3v。对于74系列产品,UOH2.4v, UOL0.4v便认为产品合格。UOH(min) = 2.4v称为输出高电平最小值，UOL(max) = 0.4v称为输出低电平最大值。7/17/202227北京理工大学 信息科学学院UIH是输入逻辑状态“1”所对应的输入电平，其典型值为3.4v。 输入高电平UIH和输入低电平UIL。保证“与非”门输出低电平所允许的最小输入高电平UIH(min)= 2.0v,称为开门电平,记作UON。UIL是输

14、入逻辑状态“0”所对应的输入电平，其典型值为0.3v。保证“与非”门输出高电平所允许的最大输入低电平UIL(max)= 0.8v,称为关门电平，记作UOFF。“开门”、“关门”是相对于T5管而言的。T5管导通，门电路开门；T5管截至，门电路关门。7/17/202228北京理工大学 信息科学学院低电平噪声容限电压UNL = UIL(max) UOL(max) = UOFF UOL(max) = 0.8 0.4 = 0.4 v。高电平噪声容限电压UNH = UOH(min) UIH(min) = UOH(min) UON = 2.4 2.0 = 0.4 v。 TTL门电路的抗干扰特性噪声容限7/1

15、7/202229北京理工大学 信息科学学院UNL越大，表明“与非”门在输入为“0”态下的抗干扰能力越强。 由于TTL门电路的UNH与UNL均为0.4v，所以统称它们为噪声容限UN。UNH越大，表明“与非”门在输入为“1”态下的抗干扰能力越强。低电平噪声容限电压：UNL = UIL(max) UOL(max) = 0.8 0.4 = 0.4 v。高电平噪声容限电压：UNH = UOH(min) UIH(min) = 2.4 2.0 = 0.4 v。7/17/202230北京理工大学 信息科学学院 TTL门电路的阈值电平UTTTL“与非”门的输出高、低电平发生转换时所对应的输入电压称为TTL“与非

16、”门电路的阈值电平UT,一般UT为1.4v左右。7/17/202231北京理工大学 信息科学学院2.输入、输出特性(1)输入特性7/17/202232北京理工大学 信息科学学院 输入低电平电流IIL当ui= 0时，II = -1.1mA。 ui= 0.3 v 时的II叫做IIL。 7/17/202233北京理工大学 信息科学学院IIL也叫灌电流，即后级门向前级门的输出端灌入电流。 7/17/202234北京理工大学 信息科学学院 输入高电平电流IIH当ui UT = 1.4 v时，II = 40A。 ui UT时的 II 叫做 IIH。 UT=1.4 v7/17/202235北京理工大学 信息

17、科学学院IIH也叫拉电流，即后级门从前级门的输出端拉出电流。7/17/202236北京理工大学 信息科学学院(2)输出特性 输出低电平电流IOLIOL是输出低电平时流入输出端的电流。 7/17/202237北京理工大学 信息科学学院IBS5IOLIOL(max)一般为16mA。IOUOLIO IBS5=IOL(max)时， T5将脱离饱和状态，这将使得uO=uCE5 0.4 v从而不是输出低电平。uO=UOL时的IO叫做IOL。保证uO=uCE50.4v时的IO叫做IOL。7/17/202238北京理工大学 信息科学学院 输出高电平电流IOHIOH是输出高电平时流出输出端的电流。 7/17/2

18、02239北京理工大学 信息科学学院IOUOH考虑到芯片（T4）功耗问题，一般取IOH(max) 为 5 mA。IO IOH(max)时，会使uO 2.4 v从而使输出不是高电平。uO=UOH时的IO叫做IOH。保证uO2.4v时的IO叫做IOH。7/17/202240北京理工大学 信息科学学院(3)扇出系数TTL“与非”门输出端能驱动同类“与非”门的最大个数称为扇出系数，用NO表示。 输出低电平时的扇出系数为：输出高电平时的扇出系数为：74系列TTL“与非”门的扇出系数一般取NO=10。特殊制作的驱动器集成门电路，其扇出系数可达NO=20 。 7/17/202241北京理工大学 信息科学学院

19、(4)输入端负载特性7/17/202242北京理工大学 信息科学学院TTL门电路输入端的外接电阻小于2K时，相当于输入端接低电平，即：逻辑“0”。 TTL门电路输入端的外接电阻大于2K时，相当于输入端接高电平，即：逻辑“1”。 7/17/202243北京理工大学 信息科学学院3.TTL“与非”门的动态特性 (1)平均传输延迟时间tpd。输入电压上升到50%UIM至输出电压下降到50%UOM所需的时间称为导通延迟时间tpd1 。输入电压下降到50%UIM至输出电压上升到50%UOM所需的时间称为截止延迟时间tpd2 。导通延迟时间与截止延迟时间的平均值称为平均传输延迟时间tpd 。7/17/202244北京理工大学 信息科学学院74系列是普通（标准）型TTL门电路，它的平均传输延迟时间为：tpd = 20 nS。74LS系列是低功耗肖特基型TTL门电路，它的平均传输延迟时间为：tpd = 10 nS。74S系列是肖特基型TTL门电路，它的平均传输延迟时间为：tpd = 3 nS。7/17/202245北京理工大学 信息科学学院(2)动态尖峰电流和功耗 尖峰电流在动态时，特别是输出端由低电平转换为高电平时，可使电源电流产