电流电压检测电路及版图

1、wordword文案大全文案大全word文案大全摘 要本文阐述了电压检测电路、电流检测电路的工作原理以与在该电路的版图设计中根本器件。该电路采用了整流电路、分压电路、稳压电路、运算放大器、比拟器等电路组成，文中解释了上述电路的工作情况；在版图设计中用到的器件有NPN、PNP晶体管，以与电阻，电容等器件。在第三章介绍了常用的三种版图制作工艺以与详细介绍了本次版图所用的工艺和一些在做版图时需要注意的事项。最后说明了版图设计流程和最终的完成的版图图片。本文着重介绍了电路工作情况以与版图的根本器件。关键字：电路、版图、器件ABSTRACTIn this paper, the voltage detec

2、tion circuit and current detection circuit works andthelayout of the circuit design of the basic device. This circuit uses a rectifiercircuit,voltage circuits, regulator circuits, operational amplifiers, parators and other circuits, the paper explains the work of the circuit; in the layout design of

3、 the devices used in a NPN, PNP transistors, and resistors, Capacitors and other devices. In the third chapter describes the three monly used map production process, and details the layout used in this process and some do need to note the territory. Finally, we illustrate the layout design process a

4、nd the final pletion of the map image. This article focuses on the work of the circuit and the layout of the basic device.Key words: Circuit, layout, the device目 录TOC o 1-3 f h u HYPERLINK l _Toc12704 第1章 引言 PAGEREF _Toc12704 1 HYPERLINK l _Toc24161 第2章 过流过压检测电路分析 PAGEREF _Toc24161 2 HYPERLINK l _To

5、c9389 2.1 总电路图 PAGEREF _Toc9389 2 HYPERLINK l _Toc11275 2.2 根本电路 PAGEREF _Toc11275 3 HYPERLINK l _Toc1883 2.3 电流检测电路 PAGEREF _Toc1883 4 HYPERLINK l _Toc24736 2.3.2 钳位电路 PAGEREF _Toc24736 4 HYPERLINK l _Toc5348 2.3.3 偏置电路 PAGEREF _Toc5348 5 HYPERLINK l _Toc29393 2.4 放大电路运算放大器 PAGEREF _Toc29393 5 HYPE

6、RLINK l _Toc30733 2.5 电压检测电路 PAGEREF _Toc30733 8 HYPERLINK l _Toc7620 第3章 工艺介绍与须知事项 PAGEREF _Toc7620 10 HYPERLINK l _Toc5390 3.1 制造工艺 PAGEREF _Toc5390 10 HYPERLINK l _Toc7118 3.1.1 目前常用的三种工艺 PAGEREF _Toc7118 10 HYPERLINK l _Toc4070 3.2 layout与设计 PAGEREF _Toc4070 14 HYPERLINK l _Toc28682 3.3 一些版图设计师应

7、注意的地方 PAGEREF _Toc28682 15 HYPERLINK l _Toc23049 第4章 根本器件 PAGEREF _Toc23049 16 HYPERLINK l _Toc32186 4.1 SPNP管 PAGEREF _Toc32186 16 HYPERLINK l _Toc10956 4.2 LPNP管 PAGEREF _Toc10956 17 HYPERLINK l _Toc25488 4.3 NPN管 PAGEREF _Toc25488 19 HYPERLINK l _Toc8199 4.4 二极管 PAGEREF _Toc8199 21 HYPERLINK l _T

8、oc589 4.4.1 齐纳二极管 PAGEREF _Toc589 21 HYPERLINK l _Toc28846 4.4.2 功率二极管 PAGEREF _Toc28846 24 HYPERLINK l _Toc4445 4.5 电阻 PAGEREF _Toc4445 26 HYPERLINK l _Toc10630 4.5.1 基区电阻 PAGEREF _Toc10630 26 HYPERLINK l _Toc31068 4.5.2 发射区电阻 PAGEREF _Toc31068 27 HYPERLINK l _Toc27670 4.5.3 基区埋层电阻 PAGEREF _Toc2767

9、0 27 HYPERLINK l _Toc11170 4.5.4 高值薄层电阻 PAGEREF _Toc11170 28 HYPERLINK l _Toc10883 4.5.5 外延夹阻 PAGEREF _Toc10883 28 HYPERLINK l _Toc10054 第5章 Layout设计 PAGEREF _Toc10054 30 HYPERLINK l _Toc28414 5.1 Layout设计流程 PAGEREF _Toc28414 30 HYPERLINK l _Toc7999 5.2 正向设计 PAGEREF _Toc7999 30 HYPERLINK l _Toc29674

10、 5.3 反向设计 PAGEREF _Toc29674 30 HYPERLINK l _Toc4750 5.4 版图的验证 PAGEREF _Toc4750 32 HYPERLINK l _Toc14821 5.5 经过确认后的最终版图 PAGEREF _Toc14821 33 HYPERLINK l _Toc28297 第6章 完毕语 PAGEREF _Toc28297 34 HYPERLINK l _Toc29522 致谢 PAGEREF _Toc29522 36 HYPERLINK l _Toc21705 外文资料原文 PAGEREF _Toc21705 37 HYPERLINK l _

11、Toc6434 译文 PAGEREF _Toc6434 41引言随着生活经济水平的不断提高，汽车已经成了人们生活中必不可少的产品。尤其是我国，汽车在人们生活中的地位已经越来越明显了。汽车电子作为汽车的一个重要组成局部，注定了它在汽车行业的地位，汽车电子正在全球进展着一场革命。汽车电子是指汽车电子控制系统和各类车载电子信息网络装置以与汽车电力电子与电气驱动控制等，它是现代汽车技术开展的最主要驱动力之一。无论是内燃汽车、还是电动汽车、智能汽车，汽车电子都是它们的共性关键技术。从汽车零部件产业看，典型汽车电子产品一般分为：动力电子、底盘电子、车身电子、电力电子与电气驱动、驾驶员信息系统等。鉴于此，我

12、司的主要产品就是汽车电子中的一种车身电子。而我所做的项目，也就是毕业论文内容是一个过压过流输出监测的电路的版图设计，这芯片的功能在目前的国内市场上还没有类似的产品出现，市场前景比拟广阔。这一类芯片的出现，为汽车在行驶中可能出现的问题做出警告，减少汽车事故，为大家的生命、财产提供一定的保障。过流过压检测电路分析总电路图过压、过流检测电路是对输入的采样电流、电压信号进展检测。当输入采样电流时，经电阻转换为电压，再经运算放大器放大后与给定的参考电压作比拟，如果超过给定的参考电压，如此输出一个高电平，反之，如此输出一个低电平；当输入采样电压时，经电阻限压、限流后与给定的参考电压作比拟，超过给定的参考电

13、压时，如此输出一个高电平，反之，如此输出一个低电平。图2-1为总电路图：总电路图根本电路该过压过流检测的基准电路是由整流、稳压、分压电路组成的。如图2-2整流、稳压、分压电路整流桥的输入端接到10V的交流电上，经全波整流输出一个大约7V的直流电压，在经稳压电路稳压稳压电路是由稳压管担当，稳压管击穿电压约为6.8V，此时电压值约为6.8V见图2-3。稳压之后在通过分压结构对电路工作提供一个稳定的参考电压点。稳压后的电压电流检测电路电流检测电路图2-4是由一个钳位电路、一个放大器和一个比拟器组成的，钳位电路是根据所需信号的大小来设定的。电流检测电路钳位电路理想的电压源内阻为零，如果在仿真的时候，钳

14、位电路直接接到电压源上，钳位电路就不能正常的工作。在实际应用当中，输入信号的电阻不可能为零。因此在仿真的时候，我们需要在钳位电路端加一个小电阻，此时钳位电路能正常工作了，该点电压变化X围为-0.7V0.7V仿真值为-0.8V0.8V。钳位仿真结果偏置电路偏置电路图2-6要达到的最终目的就是为其他电路提供一个稳定的基极电流。在这里，它主要是为运算放大器和比拟器提供一个基极偏置电流。偏置电路工作原理如下：当电路开启工作时，右边通路导通，如此框1中Q230和框2中Q231导通，此时Q230基极电压为737.5mV。Q231为Q237提供基极电位如此Q237导通，Q237为Q238提供基极偏置Q238

15、导通，Q238为Q232和Q229提供基极偏置，Q232和Q229导通。在这个过程中，Q232、R32、Q238组成正反应网络回路，回路中电流不断被放大；随着电流的不断放大，Q232基极和集电极电流增大，从而Q232发射极电流增大，使得电阻R34的压降也随之增大，增大，如此,而R34压降的增大，造成管子Q231的BE结压降的降低，直到Q231管截止。R34压降的升高抑制了正反应网络电流的增大，使得Q232、Q229的基极电流达到一个稳定的值。当管子Q229的基极电流稳定后，随之的发射极电流也稳定了，框4中的Q227管的集电极电流也趋于一个稳定的值，这个就是要提供应其他电路工作的稳定电流值。放大

16、电路运算放大器运算放大器Operational Amplifier,简称OP、OPA、OPAMP是一种直流耦合，通常为差模差动模式输入、中间放大、单端输出Differential-in, single-ended output的高增益gain电压放大器，因为刚开始主要用于加法，乘法等运算电路中，因而得名。MB358如图2-7是由偏置电路，差模输入、中间放大以与输出组成。一个理想的运算放大器必须具备如下特性：无限大的 输入阻抗、等于零的输出阻抗、无限大的开回路增益、无限大的共模排斥比的局部、无限大的频宽。运算放大器一般分为四个局部：输入级、中间放大级、输出级、偏置电路，偏置电路在上小节已经作了讲

17、解，在这就不再做重复了。MB358电路1输入级在运放输入中采用了差分对管作为输入，差分输入有以下特点：优点：对称CE结构、强烈抑制共模对称性、负反应、零点漂移。缺点：增益小、输入电阻小。实际设计中是在差分输入的根底上再加了一对PNP管，这对PNP管的作用有以下两点：阻抗变换 解决差分输入电阻小的缺点，减小输入偏置；电平位移 输入电压X围加宽差分输入结构采用了电流镜结构做输出，它能使双端输入转为单端输出。该放大级采用复合管达林顿管放大，复合管之前的PNP管如框中Q245，它的作用与差分里面加的一对PNP管的作用阻抗变换、电平位移一样。达林顿管是由两只以上管子连接组成的。功能电路中采用复合管的原因

18、：难找两个特性完全对称的大功率异性管要求功放前置级提供很大的驱动电流IC中，NPN管与PNP管的不对称性采用复合管可提高管子的值与改变管子类型，复合管的值为两管值的乘积；由前面的管子决定该管的类型；由后面的管子决定该管的功率。复合管的复合原如此：内部点击相连处不能有电流流向的冲突外电流必须为两电极电流之和复合功率管是，小功率管在前，大功率管在后复合管的输入电阻：同型复合管 异型复合管 该输出采用了P管和N管的推挽输出结构，使输出能达到更好的效果。在输出上还添有保护电路，防止电流过大对器件造成损坏。比拟器理想情况下，比拟器的正、负输入之差为正时，比拟器输出为高电平；为负时，比拟器输出为低电平。比

19、拟器的理想传输曲线如图2-8所示。其中是比拟器的同相输入端电压，是比拟器的反相输入端电压。比拟器输出电平的最大值、最小值分别定义为和。根据=， 式2 .2输出可以是一个低电压或者一个高电压。Vo-理想比拟器的传输曲线可见，当两个输入端的电压差为0时，意味着输出结果将发生跳变。但实际上这样的比拟器是不存在的。下面图2-9给出了有限增益比拟器的传输曲线。-Vo有限增益的比拟器传输曲线其中的和是输出分别达到上限和下限所需要的输入电压差-。这种输入变化称为比拟器的精度。增益是描述比拟器工作的重要特性，因为增益定义了输出能够在两个二进制状态之间改变所必需的最小的输入变化量(精度)。比拟器电路电压检测电路

20、电压检测电路如图2-11参考电压的提供与电流检测电路的参考电压一样，都是同一个电路。电压检测电路相对于电流检测电路来说要简单一些，它是由电阻、二极管组成的一个限压分流的电路在经比拟器与参考电压比拟后，输出一个比拟的结果。过压检测电路工艺介绍与须知事项制造工艺目前常用的三种工艺1双极型Bipolar工艺：最早采用的工艺，多数使用TTL或ECL，耐压高、速度快，通常用于功率电子、汽车、电路与模拟电路。2CMOS工艺：更易于实现n沟MOS和p沟MOS两种类型的晶体管，即同一集成电路硅片上实现互补MOS工艺。生产工艺更简单，器件面积更小。它的晶体管密度大，功耗小。比双极型集成电路要偏宜，半导体产业的投

21、资和集成电路市场的开展倾向于MOS电路。3BiCMOS工艺：双极型Bipolar和CMOS两种工艺的结合。做到功耗低、密度大，电路输出驱动电流大。标准双极工艺标准双极工艺是最早的模拟集成电路工艺，过去已制造出许多经典的器件，如：741运算放大器，555定时器，431基准电压源。尽管这些器件代表了30年前的技术，但今天它们仍然被大量生产。标准双极工艺很少用在新的设计中，CMOS工艺提供了更低的电源电流，BiCMOS工艺提供了更高的模拟性能，各种先进的双极工艺提供了较快的快关速度，但是从第一种与改良的便准双极工艺中获得的知识永远不会过时。同样的器件以与一样的寄生机制、设计权衡和版图原如此在每种新的

22、工艺中都会再次出现。初始材料标准双击集成电路采用轻掺杂的111晶向P型衬底制造。晶圆的切割通常偏离轴线一定的角度，这样可使N型埋层(NBL)阴影失真版图失真最小化。使用111硅有助于抑制标准双极工艺固有的寄生PMOS管。N型外延层构成寄生管的背栅，而隔离岛上穿越场氧化区得导线构成栅电极。隔离岛中基区形成了源区，漏区如此由另一个基区或P+隔离区构成如图3-1。标准双极工艺形成的寄生PMOS管N型埋层第一步是在晶片上生长一层薄氧化层，使用NBL掩模板在摔上光刻胶的氧化层上光刻。氧化刻蚀在硅外表刻出窗口后，用离子注入或热淀积法使N型杂质进入晶片。通常使用含砷As或锑Sb的杂质形成N型埋层，这是因为这

23、些元素较低的扩散系数抑制了后续工艺中出现向上扩散的现象。淀积之后进展的简单推结工艺科实现两个目的：第一，退火修复晶格损伤；第二，在硅外表生长少量具有轻微不连续性的氧化层如图3-2。这种不连续性将导致NBL阴影，并可用于其他掩模板的对准。注入NBL后退火的晶片外延生长在生长1025um的请掺杂N型外延层之前要先去除晶片上的氧化层。外延时，外表不连续将以约45的角度向上传递。外延生长完毕时，NBL阴影将横向平移长约外延层厚度的距离如图3-3外延淀积后的晶片，注意NBL阴影显示的图形移动隔离扩散再次氧化晶片，在外表涂光刻胶，使用隔离掩模板刻出图形。通过精准确定偏移量修正图形平移使该掩模板与NBL阴影

24、对齐。淀积高浓度硼后，经高温推结使隔离扩散在外延层中局部向下移动。推结过程中也会发生氧化，隔离区窗口会覆盖一层薄热氧化层。因为后续的高温工艺可使扩散继续向下推进，所以在隔离结到达衬底前停止推结。图3-4展示了局部推结后的晶片。隔离淀积和局部推结后的晶片深N+扩散深N+扩散有时称为侧阱提供了到NBL得低阻连接。首先，涂光刻胶并用深N+掩模板刻出图形。高浓度磷淀积后高温推结形成深N+阱。推结不仅使N+扩散向下推进并与向上扩散的NBL相连，而且还完成了隔离推结。经过足够长的时间可使过推结达到25%。假如没有过推结，隔离区和深N+扩散底部的掺杂将非常轻，过推结同时减小了垂直方向隔离区和深N+阱区得阻抗

25、。深N+推结还形成了后氧化层。在深N+推结后，深N+扩散和隔离扩散中都达到最终结深如图，并且在后续工艺中会忽略加深，但与深N+扩散和隔离扩散相比，后面所有的扩散都非常浅，因此从图3-5中可见隔离岛已彻底形成。一般情况下，NBL区位于隔离扩散内侧一定距离以增大隔离岛的击穿电压。否如此，由NBL和隔离区相交形成的N+/P+结将在30V发生雪崩击穿。隔离推结后的晶片基区注入接下来，晶片甩上光刻胶并用基区掩模板刻出图形。氧化刻蚀场氧化层在硅外表开出窗口，通过窗口注入低浓度硼B是N型外延层反型，从而形成NPN晶体管的基区。离子注入可准确控制基区掺杂，因此可最小化因工艺引起的值变化。接下来退火修复注入损伤

26、并确定基区结深。热退火过程中生长的氧化层可作为下一步发射区淀积的掩模。为提高便面掺杂浓度还可对隔离区进展基区注入，这种工艺称为隔离区上基区BOI，实质上没有使用单独的沟道终止就使NMOS得厚场阈值得到了提高。基区推结后的晶片发射区扩散晶片再次涂光刻胶并用发射区掩模板刻出图形，然后再要形成NPN管发射区和要制作N型外延层或深N+扩散欧姆接触的区域刻蚀氧化层露出硅外表。极高浓度的磷淀积形成发射区。因为无需准确控制发射区掺杂，所以常用作为扩散源。短暂的推结确定了发射结结深，进而确定了NPN晶体管的基区宽度。在发射区外表生长的氧化膜使之与后面生长的金属层绝缘，有的工艺在这个过程中采用干氧氧化法，但较短

27、的氧化时间导致生成的薄氧化层容易被静电击穿。或都可以采用湿氧氧化法生长较厚的具有更高击穿电压的氧化层，或用淀积工艺增加氧化层厚度。图3-7为发射区推介后的晶片剖面图。发射区推结后的晶片接触现在所有的扩散都已完成，接下来要形成金属连线和保护层。余下工艺的第一步是对所选择的扩撒去形成接触。在晶片外表再次涂光刻胶，使用接触掩模板光刻，露出硅外表。这步工艺有时被称为OR接触，OR表示去除氧化物。金属化在整个晶片上蒸发或溅射一铝铜合金层，该金属体系中通常包含2%的硅以抑制发射区传统，包含0.5%的铜以改善电迁徙特性。标准双极工艺为降低互连线阻抗和防止电迁徙发生会使用相对较厚的金属化层，通常至少为10k1

28、.0um。金属化后的晶片使用金属掩模板光刻，形成互连系统。覆盖保护层接下来，在整个晶片上淀积一层后的保护层PO，可压缩的氮化物保护膜提供了优良的机械和化学保护。有大的工艺在氮化层下面使用掺杂的磷硅玻璃层PSG或直接替代氮化层因为保护层在中等温度下淀积，所以铝金属将同时完成合金过程。最后，涂光刻胶并用PO掩模板刻出图形。用专用刻蚀剂在保护膜上开出窗口，露出金属层用于键合。这就是制作过程的最后一步，晶片的制作至此完成。图3-8显示了完成全部工艺的晶片剖面图中不包含焊盘窗口。完成的标准双机晶片layout与设计Layout工程师在进展project layout设计时，首先需要从DE那里获取最新sc

29、hematic，此schematic需经过正式确认过的。此schematic的提供者(owner)应该是project leader。一般情况下提供的schematic不会再作任何改动。如一定要作改动，一定要经过正式确认批准。因为看起来很小的schematic变动，都会对layout工作造成很大的影响。 另外，所提供的schematic上应该清楚地标注有对layout的根本要求。一般情况下，标注的越详细越好，如有的要求太多，可以单独打印出来，再在上面作详细的说明。DE在所提供的schematic上，要求以下几项根本要求一定要标识清楚：1功能模块电路图应整理清晰，简洁易懂 ；2顶层电路图应简洁易

30、懂，方便floor planning；3有无电流密度的要求可用不同粗细的线条表示，或标明电流的大小；4是否有和PAD直接相连的device，注意关键器件的尺寸；5需要match的device和功能块；6有无饱和device；7有无高压/低压器件区分；8电阻和电容的类型，特别是电阻的类型，有无精度、最小宽度的要求；9在重要或敏感的地方预留option。一些版图设计师应注意的地方金属线1 使用最底层金属作为晶体管级单元的电源线。因为必须考虑到，如果使用高层金属作为电源线，那么就需要通过通孔和布局互连多边形来连接多边形来连接晶体管和电源，这样就会占用空间并且限制单元的空隙率。因此，通常会使用工艺和设

31、计所允许的最底层金属作为电源线。2 防止在单元上开槽。电源线上会通过大量的电流，因此，重要的是应确保一致的线宽对电源线进展布线，并且不在线上开槽，线上的任一开槽都可能是该处的电源线像熔丝一样，在强电流情况下电源线可能会断裂。3 关于金属线的宽度问题，我们首先要从design rule 中找到关于一条金属线能安全承受的最大电流，之后通过这一信息来确定金属线的宽度。一条导线所能承受的电流(I)等于金属宽度(W)乘以电流常数(Ih)，即I=W * Ih 。对称的版图设计规如此在许多模拟电路、射频电路或者灵敏的数字电路设计中，一个特殊设计的两个对半局部不仅在电气性能上相等，而且要求每个局部在工作性能上

32、一样。对称是模拟集成电路版图设计的重要技巧之一，包括器件对称、布局布线对称等。随机的失配来自于尺寸、掺杂、氧化层厚度与其它影响器件值参数的微观波动，随机失配可通过选择适宜的元件值和尺寸来减小。系统失配源于工艺偏差、接触电阻、电流的不均匀流动、扩散相互影响、机械应力、温度梯度与许多其他原因，系统失配可通过版图设计技术来降低。 根本器件集成电路设计包括线路、版图、工艺方案和组装结构等方面的设计，其中又以版图设计最为关键，版图设计是集成电路设计中重要的环节，是把每个元件的电路表示转换成图形表示，与电路设计不同的是版图设计必须考虑具体的工艺实现。版图是一组相互套合的图形，各层版图相应于不同的工艺步骤，

33、每一层版图用不同的图案来表示。根据逻辑与电路功能和性能要求以与工艺水平要求来设计光刻用的掩膜版图，实现IC设计的最终输出。实现电路最终功能的图形的版图称之为器件，在本版图设计中常用到器件有SPNP管、LPNP管、NPN管、功率二极管、齐纳二极管、基区电阻、发射区电阻、外延夹阻等。下面对这些器件的介绍。SPNP管标准双极工艺由于没有P型隔离岛，因而不能制造隔离的纵向的PNP管。非隔离的PNP晶体管叫做衬底PNP管可通过采用衬底作为集电区构成。这种器件的集电极通常和芯片的衬底典韦相连，而衬底电位一般接地或接负供电端。图4-1显示了典型的版图和这种器件的剖面图。衬底PNP晶体管的版图和剖面图。衬底作

34、为集电区并与衬底接触相连SPNP管版图衬底PNP管的基区由N型隔离岛构成，发射区通过基区扩散制造。集电极电流必须经衬底和隔离区流出。因为所有隔离区和衬底是电互连的，所以集电极接触不必位于PNP衬底的旁边。然而隔离区和衬底的电阻是相当大的，衬底接触孔置于晶体管邻近有利于抽取集电极电流并使衬底压降最小化衬底去偏执，但这种最小化却有可能损害电路性能。外延层得最终厚度与基区结深之差决定了衬底PNP管的基区宽度。与纵向NPN管的例子一样，基区宽度不受光刻对准误差的影响。因为NBL的存在将严重地降低值，所以必须将其从衬底管中去除。因此深N+扩散在衬底PNP管中毫无用处。在集电极接触孔进展的发射区扩撒将确保

35、外表掺杂浓度达到欧姆接触要求，同时还减薄了氧化层。为优化NPN管，需计算标准双极工艺的外延层厚度和掺杂浓度，但衬底PNP管的性能也是相当好的。采用发射区和基区扩散作为名称有时会引起误解，因为衬底PNP管的发射区是由基区扩散形成的。LPNP管衬底PNP管因缺少隔离的集电区使其多样性受到限制。另一种晶体管以牺牲器件性能换取隔离的集电极，称为横向PNP管即LPNP。图4-3显示了一种最小尺寸的横向PNP管的典型版图和剖面图。横向PNP管的集电区和发射区都由扩入N型隔离岛上的基区扩散形成。与衬底PNP管一样，隔离岛作为晶体管的基区。横向PNP管中的工作区出现在水平方向，从中心的发射区向周围的集电区运动

36、。别离的两个基区扩散决定了晶体管的基区宽度。由于横向PNP管的发射区和集电区使同一次光刻形成的，因此称为自对准self-align。由于对准误差不会出现在自对准扩散中，所以可准确控制横向PNP管的基区宽度。由于横向扩散效应，晶体管的有效基区宽度小于版图绘制的基区宽度。这种考虑要求绘制基区宽度要有一个最小值，即约为两倍的基区结深。窄基区的横向PNP管具有低厄尔利电压和低穿通电压，因此常采用宽基区管。横向PNP晶体管的版图和剖面图。因为要包围发射区，所以该晶体管的集电区在剖面图上出现两次横向PNP管的版图事实上，横向PNP管发射区发射的载流子有一局部注入到了衬底中而不是预想的集电区，这条不希望出现

37、的导电通路形成了寄生衬底PNP晶体管。除非寄生管被某种方法抑制，发射极流出的电流大局部会注入衬底，所以横向PNP管表现出相当低的值。NBL可在很大程度上阻塞向衬底注入，因此可提升横向PNP管的值。横向PNP管的有效值比Gummel数预测的结果更低。在氧化物-硅界面特别是在111硅中存在相当多的复合中心，因此外表复合率远超过体内复合率。横向PNP管的电流多在近外表处流动，因此易受高复合率的影响。尽管有上述限制，还是可以得到50或50以上的值。横向PNP管的速度也很低，主要是因为与基极相关的大寄生电容的缘故。横向PNP管和纵向PNP管都有各自的缺点和限制条件。电路设计者有意使信号避开频率响应很差的

38、PNP器件特别是横向PNP管，不过大多数模拟电路仍包含PNP晶体管作为“配角。NPN管图4-5显示了一个典型版图和最小尺寸NPN管的剖面图。NPN管的集电区由N型外延隔离岛组成，基区和发射区由逐次反向掺杂制造而成。载流子垂直从发射区穿过发射扩散区下的薄层基区流入集电区。集电极和发射结的结深之差决定了有效基区的宽度。因为这些尺寸完全是由扩散工艺控制的，所以不受光刻对准误差的影响，从而使得基区宽度可远小于误差容限。例如，一个特征尺寸为5um的工艺可以轻易地制造出2um的基区宽度。集电区由重掺杂NBL之上的轻掺杂N型外延层构成。轻掺杂外延层可形成宽的集电结耗尽区，并且不向中性基区突入许多。这样，晶体

39、管可在最大程度上减小厄尔利效应的同时支持高的工作电压。NBL和深N+扩散提供了晶体管动态基区之下的外延层局部的低阻通路。通过这种方式，最小NPN管的集电区电阻可以减小至100以下，功率NPN管的集电区电阻可减小至不到1。具有深N+扩散和NBL的NPN晶体管的版图和剖面图NPN管版图二极管标准双极工艺可以制造出很多种二极管，其中最普遍的是采用二极管连接形式的晶体管、发射结齐纳二极管以与肖特基二极管。前两种都是NPN晶体管的变形，而肖特基二极管如此是依靠与轻掺杂硅的整流接触所形成的。并不是所以的标准双极工艺都提供肖特基二极管，因为肖特基二极管的制造过程需要铂或钯的硅化物并增加一步特殊的掩模工艺以使

40、其能通过厚的场氧化层形成接触。本节讨论的二极管有齐纳二极管、功率二极管等。齐纳二极管反偏二极管的导通电流非常小，直到加在其上的电压超过一定值。当大于这个值后，流过二极管的电流就会呈指数增加，直到最终逼近由二极管串联电阻所定义的那条渐近线见图4-7。击穿曲线通常有一个对应于二极管击穿电压breakdown voltage的非常明显的转折点或拐点knee。击穿电压的大小取决于二极管耗尽区的宽度和杂志分布。载流子可利用Fowler-Nordheim 隧道效应流过一个非常薄得耗尽区。击穿电压小于6V且主要依靠隧穿效应导电的二极管叫齐纳二极管Zener diode，很早就有人语言过这种想象。击穿电压超过

41、6V的二极管通常叫着雪崩二极管avalanche diode，因为它们主要依靠雪崩倍增效应而不是隧道效应导电。有些作者利用击穿二极管breakdown diode指代齐纳二极管和雪崩二极管，但是迄今尚未被工程界广泛采纳。相反，设计者通常采用齐纳二极管来表述所有工作在反向击穿状态下的PN结二极管，而无论其导通机理如何。高温下的Fowler-Nordheim隧穿加剧，因为此时载流子具有更高的能量，所以就不能需要完全通过隧穿耗尽区获得从晶格中逃逸所需的能量了。因此在给定的电流下只需要一个更低的反向偏压就足以维持导通。依靠隧道效应导通的二极管的击穿电压具有负温度系数，其幅值随着击穿电压的减小而增加。高

42、温下雪崩导通减小，这是因为晶格的热振动加强了散射，从而限制了热载流子的迁移率，因此需要更高的反偏压维持给定的导通电流。雪崩二极管的击穿电压具有正温度系数，其幅值随着击穿电压的增加而增加。这两种竞争机制导致击穿电压低于5.6V时具有正温度系数。常见的发射结齐纳二极管的击穿电压约为68V，并具有24mV/的正温度系数。40V的集电结齐纳二极管的温度系数更高，大约可达3540mV/。反向击穿特性的比拟：A齐纳二极管；B雪崩二极管击穿电压为56V的齐纳二极管具有非常小的温度系数。这些二极管有时被用于制作对温度不敏感的基准电压源，但是有几个缺点严重限制了它们的应用。齐纳蠕变walkout会导致基准电压随

43、时间漂移，除非器件经过特殊制作以确保次外表击穿。同时，齐纳基准源还要求电源电压不能低于6V。正是由于这些缺点，齐纳基准源已多被其他低电源电压的基准源所代替，如带隙基准源相比，齐纳基准源受到封装应力的影响较小，因此在一些具有极高精度要求的环境中仍有应用。本项目版图中，工艺厂商提供的齐纳二极管是在外表齐纳二极管的根底上做了局部改动的，剖面图如图4-8工艺厂提供的齐纳二极管剖面图其版图如图4-9工艺厂提供的齐纳二极管版图但是在实际工作中，为了达到更好的稳压要求，在工艺厂提供的版图的根底上做了局部修改，改后版图如如下图4-10修改后的齐纳二极管版图功率二极管尽管多数结型二极管都是利用NPN晶体管的发射

44、结制成的，然而也可以采用集电结制作可用的二极管。NPN晶体管的集电结有着比发射结更高的反向击穿电压。集电结击穿电压的X围从20120v甚至更高，具体的值取决于工艺，因此集电结二极管通常用于高压电路。此外，集电结比发射结更稳定，因为它处在更深的位置，而且掺杂更轻。集电结中产生的热量会沿着体硅传导，并且应远离那些容易热损伤的接触。集电结二极管有时可用于形成ESD结构，此外还可作为感性捕获二极管inductive catch diode 用于继电器和线圈驭动器 relay and sole - noid driver )。可看到的最简单标准双极集电结二极管结构由放在 N 型隔离岛内的基区构成。这种结

45、构不会按想象中的方式工作，因为由基区注人集电区的空穴会向下运动进人衬底。从电学的角度看，生成的器件就是衬底 PNP 晶体管。为了使器件作为二极管工作，必须阻止少子流人衬底。在二极管下放置NBL可阻挡纵向载流子流动，而横向电流如此可通过一个接回阴极的环形基区扩散区收集。这种结构就是一个二极管连接形式的横向PNP晶体管。尽管在小电流时能很好地工作，但是一旦饱和将开始注人衬底电流。由于基区扩散的大电阻以与横向晶体管集电结小的反向偏压，饱和通常发生在中等电流水平，因此二极管连接形式的横向 PNP 晶体管并不适合作为功率器件使用。另一种类型的集电结二极管由置于N型隔离岛内的基区扩散区形成，N型隔离岛的底

46、部为NBL并且被深N环包围。这种结构实质上是一个被空穴阻挡保护环HBGR包围的集电结。当集电结正偏时，空穴大量涌人N型隔离岛。空穴阻挡保护环使大局部载流子被限制在隔离岛内直到它们复合，因此这个器件是二极管而不是晶体管。它能够承受高反压、大正向电流以与较大的功耗，因此许多设计者都把这种结构称为功率二极管。功率二极管存在两个明显的问题，它们都是由于大址的少子注入集电区引起的。首先，大城的少数载流子代表了大量的存储电荷，为了关断二极管必须将这局部电荷移除。功率二极管开关速度相当慢，因此不适合高速开关应用。其次，大电流时HBGR的有效性减弱。这种效应主要是由于大注人削弱了N外延层/NBL界面处的内建电

47、势差。当大量的空穴注入集电区时，N型外延中的电子数量必然增加以维持电中性，从而导致了内建电势差降低，因此使得更多的空穴越过N型外延层/NBL界面。可以通过在深N十环内加人一个空穴收集保护环HCGR改善功率二极管的特性。HCGR会收集局部注入N型隔离岛的空穴，减小存储电荷量和衬底注人。HCGR通常用做横向PNP管集电区的环形基区扩散区形成。因为HCGR与阴极相连，所以它紧挨着深N以节省面积。单个的合并接触可同时用于基区和深N区见图4-11。这种结构或者它的某种改良结构构成了被许多继电器和线圈驱动器使用的经典功率二极管。采用合并的空穴收集保护和空穴阻挡保护环的功率二极管的版图和剖面图项目使用的二极

48、管版图与肖特基二极管相比功率二极管有几个优点。首先，用来制作功率二极管的各层在功率器件的工艺中几乎都有。相反，贵金属硅化物并不总是有的。标准双极肖特基二极管需要增加一步掩模，从而增加了工艺的本钱。其次，功率二极管比肖特基二极管更稳定，因为它的结区离硅外表更远而肖特基接触如此紧挨着热敏感的金属层。因此在失效之前，功率管会比肖特基二极管消耗更多的功率如果二极管进人雪崩击穿状态上述现象就会更加明显，这是因为肖特基二极管在这些情况下通常很容易受到损伤，而功率器件如此非常稳定。当然，功率二极管也有自身的缺点。与肖特基二极管相比，在低电流时它们具有更高的正向导通电压。但这个缺点在大电流下会消失，此时功率二

49、极管和肖特从二极管的串联电阻分别决定了它们各自的正向导通压降。功率管还是面积很大的器件，因为必须包含深N+环。这个缺点也不像最初出现时那么严重，因为大电流肖特基二极管中也必须包含深N十环保护环以将空穴注入衬底。最后，也是最明显的，功率器件是相对较慢的器件。需要快速反向恢复的应用通常使用大面积的肖特基二极管而不是功率管。电阻电阻用来提供明确的或者可控的电阻值。它们在许多领域从限流到分压都有应用。模拟电路中通常包含很多电阻，所以如果它们相对容易集成的话那将是非常幸运的。尽管集成电阻的容差相对较大约为士20%)，但是匹配的电阻对之间的一致性非常好士0.1%。激光校正的薄膜电阻可以达到优于士0.1的容

50、差，但是代价是需要更多的工艺步骤。大局部工艺提供多种不同的电阻材料以供选择，某些材料更适合制作高阻值电阻，而另外的材料适于制作低阻值电阻。不同材料的精度和温度特性会有很大的差异。电路设计者通常要为每个电阻选择适宜的材料并据此标注其电路符号。有时不同的符号表示不同类型的电阻，有时电阻的类型会在符号旁边标注出来。电阻材料的选择会对电路性能产生巨大的影响，因此役有仔细考虑过后果就不要替换电阻材料。通常使用的电阻有基区电阻、发射区电阻、基区埋层电阻、高值薄层电阻、外延埋层电阻、金属电阻、多晶硅电阻等。在项目中，用到的电阻有基区电阻、发射区电阻、基区埋层电阻、高值薄层电阻和外延埋层电阻。下面就项目电阻做

51、以下讲解。基区电阻基区电阻由N型隔离岛上的基区扩散条形成，且连接后使得基区-外延层结反偏见图4-13。将隔离岛连接到电阻上的最高电位端可保证隔离。隔离岛也可连接到电路中任何高于电阻电位的结点。如果基区电阻正偏于隔离岛，寄生PNP管将从电阻向衬底注入电流。假如基区-外延层结瞬间正偏，如此NBL的存在有助于寄生PNP管。因为隔离岛端不会引出大电流，所以可略去深N十扩散。大多数标准双极工艺制造的电阻的方块电阻为150250/。基区电阻版图与剖面图发射区电阻发射区电阻是由隔离岛内被基区扩散隔离的发射区扩散形成的见图4-14。连接基区使发射结反偏，同时对隔离岛施加偏压使集电结反偏。达到上述目的最简单的方

52、法是将基区接到电阻的低电位端，隔离岛接在高电位端。只要使两结都不处于正偏，其他的接法也是可行的。一般可通过添加NBL帮助抑制寄生的衬底PNP管的作用。发射区的方块电阻相对较低通常小于10/，发射结击穿电压大约将电阻两端的差压限制为6V。发射区电阻的版图与剖面图注意隔离岛和基区偏执电极的存在基区埋层电阻埋层电阻由基区扩散和发射区扩散相结合而形成见图4-15。发射区形成平板覆盖于基区薄条的中部上方。基区条两端有接触孔并位于发射区两侧。隔离岛与发射区都是N型的，因此为电相连。为确保隔离，隔离岛接触使两者的偏置略高于电阻电位。电阻是由发射区以下的基区扩散局部形成的。埋层基区薄而且掺杂浓度低，因此阻抗可

53、超过5000/。发射结击穿电压限制了电阻两端的差压约为7V。与发射区电阻和基区电阻相比，基区埋层电阻的阻值变化过人。最糕的是，扩展进人中性基区的耗尽层使电阻进一步收缩，致使其特性与JFET相似。埋层电阻可应用于启动电路以与其他一些非关键电路，但它的诸多缺点限制了其更广泛的应用。基区埋层电阻的版图与剖面图高值薄层电阻高值薄层电阻HSR注人可以作为大局部标准双极工艺的扩展。这种注入的方块电阻从l10k/，其值取决于注入量、结深以与后来的退火条件。可以用不完全退火使HSR电阻的温度系数达到最小值。HSR电阻通过少量的浅硼注入到N型外延获得见图4-16。因为HSR注入太少太浅，因而不能在其上直接制作欧

54、姆接触，所以电阻的两端均由基区扩散构成。HSR电阻的版图外延夹阻外延埋层电阻类似于基区埋层电阻，因为其阻性区域被夹在两个结中间以增加方块电阻。这里，电阻层为被衬底和基区夹着的N型外延层见图4-17。隔离推结时衬底杂质向上扩散，从而形成的有效方块电阻为5/。外延埋层电阻epi-FET的版图Layout设计Layout设计流程集成电路的计算机辅助设计，按过程先后可分为正向设计过程和逆(反)向设计过程。所谓正向设计，指系统设计开始，经过逻辑图设计与电路设计，最后完成版图设计；所谓逆向设计，通常如此是采用IC解剖分析系统解剖芯片，即去除封装，露出管芯，显微照相或用高精度图象系统摄取管芯外表拓扑图，得到

55、该IC产品的版图设计信息，然后从得到的版图上提取逻辑关系和电路结构，分析其工作原理与功能，获得原始的设计思想，再结合具体的工艺条件，转而进展正向设计，最后完成新产品的版图设计。正向设计1 先估算芯片面积先分别计算各个电路模块的面积，然后再加上模块之间走线以与端口引出的面积，即得到总的芯片面积。2 TopDown设计流程先根据电路规模对版图进展整体布局。芯片的整体布局也包括主要单元的形状大小以与位置安排，电源和地的布局，输入输出引脚的放置等。统计整个芯片的引脚个数，包括测试点也要确定好，严格确定每个模块的引脚属性、位置。反向设计将样管交给专业IC设计服务公司，由他们摄取出芯片版图照片，版图分为最

56、顶层 layout,metal1 layout(去处metal2),底层layout,有时还包括底层染色layout。通过识别拍照好后的芯片版图上的硼区P区，磷区N区与各种PNP，NPN，电阻，电容等元件。依据铝引线情况加以整理后，利用专业IC设计软件绘制出其电路图。有时还专门去测试提取其各个性能参数如NPN，PNP的，耐压值，各种电阻的方块值，方块电容等，然后根据其线路的拓扑结构，结合自己的Foundary process和model ,制定出相应的线路结构。设计流程如下：芯片浓硫酸去塑料，氢氟酸去铝层得到几片芯片去铝和未去铝拍显微照片照片冲洗拼图提取线路仿真、验证绘制版图DRC 、ERC等

57、LVS(版图电路图一致性检查)Tape out。设计规如此1. 设计规如此是版图中各种图形尺寸的规X1其以器件的特征尺寸(如MOS管栅长)为基准；2各掩膜相关层上图形自身尺寸许可X围；3图形间相对尺寸的许可X围；4特殊情况下，设计规如此允许有局部的弹性，但是设计者必须掌握规如此破坏对电路的影响。常用规如此示意设计规如此主要目的是使设计规X化1流片厂：取得最优成品率和确保电路可靠性。2设计方：利用这些规如此使版图的面积尽可能做到最小。版图的验证1 IC Layout设计验证主要应用:工艺设计规如此检查DRC电学规如此检查ERC-电路短路、开路和节点悬浮版图与线路一致性检查LVS版图与版图一致性检

58、查LVL线路与线路一致性检查SVS寄生电阻提取PRE图形发生PG-可分割、涨缩、合并和比拟数据2 版图验证必要性版图设计完成后必需进展验证检查1设计规如此检查(DRC)：流片厂要求检查版图中各掩膜相关层上图形的各种尺寸，保证无一违反预定的设计规如此。2版图与电路一致性检查(LVS)：设计方要求把从版图中根据器件与节点识别提取出的电路同原设计的电路进展比照检查，要求二者在结构上达到一致。一个电路子网络可以用一些图形来表示，每一种图形代表一种器件。表示器件的图形可以用某种数据结构来表示，这些数据结构可以由软件来识别和处理。如果两种图形同构，说明它们代表的两种元件是等价的。网络同构与否可以用来验证两

59、个电路的功能是否一样。电路图和版图对应的节点必须采用一样的信号名，对应的元器件也必须名字、类型一样。3 DRACULA检查1版图的DRC主要用来检查版图间各个层的尺寸问题，如有尺寸问题的错误，如此须修改到与版图尺寸规如此的一致方能通过。其检查的命令如下：首先导出gds文件，其次打开drc文件后修改PRIMARY要检查版图名和INDISK版图的gds文件存放路径，然后在终端中进展的步骤为PDRACULA/g drc文件/f./jxrun.，最后在版图中进展ToolsDracula Interactive；DRCsetup. ；在DRC Setup窗口中填上Rracula Data Path 路径

60、。2LVS主要是将layout 与schematic做比对，以检查电路的连接，检查与MOS的Length、Width值是否匹配。其命令如下：首先导出gds文件，其次打开lvs文件后修改PRIMARY要检查版图名和INDISK版图的gds文件存放路径，然后在终端中进展的步骤为LOLVSCIR 网表名CON 顶层单元名；PDRACULA/g lvs文件/f./jxrun.，最后在版图中进展ToolsDracula Interactive；LVSsetup. ；在LVS Setup窗口中填上Rracula Data Path 路径。经过确认后的最终版图完毕语通过本次毕业设计，我不仅了解了电路中电流和