第12章可编程逻辑器件ppt课件

1、第 12 章可编程逻辑器件 PLD的开展及分类 PLD的可编程原理CPLD/FPGA的根本构造CPLD/FPGA厂商及产品概述Altera主流CPLD/FPGA最小硬件系统设计CPLD/FPGA的软件运用是由编程来确定其逻辑功能的器件。Programmable Logical Device，简称 PLD.可编程逻辑器件的概念与特点 逻辑电路的设计和测试均可在计算机上实现，设计胜利的电路可方便地下载到 PLD，因此研制周期短、 本钱低、效率高，使产品能在极短时间内推出。 特点 用 PLD 实现的电路容易被修正。这种修正经过对 PLD 重新编程实现，可以不影响其外围电路。因此，其产品的维护、更新都

2、很方便。 PLD 使硬件也能象软件一样实现晋级，因此被以为是硬件革命。 较复杂的数字系统能用1片或数片 PLD 实现，因此，运用 PLD 消费的产品轻小可靠。此外，PLD 还具有硬件加密功能。 运用 PLD 设计电路时，需选择适宜的软件工具。 .可编程逻辑器件是指可以经过软件手段更改、配置器件内部衔接构造和逻辑单元，完成既定设计功能的数字集成电路。 当今主流的可编程逻辑器件主要分为复杂可编程逻辑器件CPLD和现场可编程门阵列FPGA2大类。12.1概述采用可编程逻辑器件，经过定义器件内部的逻辑和输入、输出引出端，将原来由电路板设计完成的大部分任务放在芯片设计中进展。大大减轻了电路图设计和电路板

3、设计的任务量和难度，从而有效地加强了设计的灵敏性，提高了任务效率。.计 算 机集成开发软件如QuartusII描画数字逻辑电路编译生成逻辑网表可编程逻辑器件的开发流程 将设计下载到器件中 .PLD器件的开展历程及分类按集成度分类.PLD器件的分类续按阵列构造分类CPLD：基于乘积项构造，根本构造为“与-或阵列；FPGA：基于查找表构造，由简单的查找表构成可编程门，再构成阵列方式1熔丝Fuse型器件：2反熔丝Anti-fuse型器件 3EPROM型：紫外擦除电可编程 4EEPROM型：电可擦写编程器件 5SRAM型：采用SRAM查找表构造 6Flash型：采用Flash工艺的反熔丝型 器件按编程

4、工艺分类.12.2简单PLD的可编程原理数字系统都是由根本门来构成的任何组合逻辑电路都可以用“与门-或门二级电路实现；任何时序逻辑电路都可以由组合逻辑电路加上存储元件触发器、锁存器构成人们由此提出乘积项可编程电路构造，原理构造如下：.二、可编程逻辑器件的根本构造PLD 的 基 本 结 构 图输入电路与阵列输出电路或阵列输入项乘积项或项输入输出1、电路符号表示输入缓冲电路用以产生输入变量的原变量和反变量，并提供足够的驱动才干。 输入缓冲电路 (a)普通画法 (b)PLD 中的习惯画法(a)(b)AAAAAA.由多个多输入与门组成，用以产生输入变量的各乘积项。例如 CABCCABBAW7 = AB

5、CABCW0 =与阵列PLD 的 基 本 结 构 图输入电路与阵列输出电路或阵列输入项乘积项或项输入输出.PLD 器件中衔接的习惯画法固定衔接可编程衔接断开衔接PLD 中与门和或门的习惯画法(a)(b)YCABCBAACBYYYCBA1.由多个多输入与门组成，用以产生输入变量的各乘积项。PLD 的 基 本 结 构 图输入电路与阵列输出电路或阵列输入项乘积项或项输入输出CABCCABBAW7 = ABCABCW0 =与阵列的PLD 习惯画法.由图可得 Y1 = ABC + ABC + ABC Y2 = ABC + ABC Y3 = ABC + ABC例如 ABCY3Y2Y1与阵列或阵列PLD 的

6、 基 本 结 构 图输入电路与阵列输出电路或阵列输入项乘积项或项输入输出由多个多输入或门组成，用以产生或项，即将输入的某些乘积项相加。. 由 PLD 构造可知，从输出端可得到输入变量的乘积项之和，因此可实现任何组合逻辑函数。再配以触发器，就可实现时序逻辑函数。PLD 的 基 本 结 构 图输入电路与阵列输出电路或阵列输入项乘积项或项输入输出PLD 的输出回路因器件的不同而有所不同，但总体可分为固定输出和可组态输出两大类。.2、PROM、PLA、PAL及GALPROM 可编程只读存储器：只能用于组合电路可编程，不适于多输入变量的组合函数，浪费严重PLA可编程逻辑阵列：与、或阵列均可编程，利用率高

7、，需求逻辑函数的最简与或表达式，公共与项难利用，软件算法较复杂。PAL可编程阵列逻辑：是PLA的改良型与阵列可编程，或阵列固定，IO构造不通用，不同的用途种类繁多，熔丝工艺，一次编程GAL通用阵列逻辑：EEPROM工艺，改良了IO构造，添加了输出逻辑宏单元OLMC，Output Macro Cell，通用性好(a) PROM表示的阵列图(b) PLA(c) PAL.类型与阵列或阵列输出电路PROM(即可编程 ROM)固 定可编程固 定PLA(即 ProgrammableLogic Array，可编程逻辑阵列)可编程可编程固定PAL(即 ProgrammableArray Logic，可编程阵列

8、逻辑)可编程固 定固 定GAL(即Genetic Array Logic，通用阵列逻辑)可编程固 定可组态 PROM、PAL 和 GAL 只需一种阵列可编程，称为半场可编程逻辑器件，PLA 的与阵列和或阵列均可编程，称为全场可编程逻辑器件。目前多用 GAL。由于 GAL 可反复编程、任务速度高、价钱低、具有强大的编程工具和软件支撑，并且用可编程的输出逻辑宏单元取代了固定输出电路，因此功能更强。.PROMPLAPALGAL中文名称可编程只读存储器可编程逻辑阵列可编程阵列逻辑通用阵列逻辑结构特征与阵列固定或阵列可编程与、或阵列都可编程与阵列可编程或阵列固定改进了PAL的I/O,通用性好主要应用组合

9、逻辑电路组合逻辑电路组合、时序电路，IO通用性差组合、时序逻辑电路，优点“与-或式”表达的函数易实现阵列利用率高允许反馈及互连，便于实现多个乘积项。先进的OLMC单元，逻辑电路设计灵活，可多次重复编程。缺点阵列利用率低，不适合编程表达多输入变量的组合电路函数，只能一次编程。软件算法复杂，器件工作速度低，只能一次编程。不同功能电路，要采用不同I/O结构的PAL，只能一次编程。相比于复杂PLD，单元容量小，不易实现大规模逻辑电路。.随着微电子设计技术与微电子工艺的开展，可编程逻辑器件已开展迅速；早期的PROM只能存储少量数据，完成简单逻辑功能；中期的PAL、GAL等能完成中大规模的数字逻辑功能；当

10、今的复杂可编程逻辑器件CPLD及现场可编程门阵列FPGA可以完成超大规模的复杂组合逻辑与时序逻辑；目前，在FPGA上已可集成中央处置器CPU或数字处置器DSP内核，为实现片上可编程系统SOPC，System OnProgrammable Chip提供了强大的硬件支持 。12.3CPLD与FPGA的根本构造.CPLD:复杂可编程逻辑器件Complex Programmable Logic Device CPLD是在PAL、GAL根底上开展起来的，采用EEPROM工艺，实现的逻辑功能比PAL、GAL有了大幅度的提升；CPLD普通可以完成设计中较复杂、较高速度的逻辑功能，如接口转换、总线控制等。FP

11、GA:现场可编程门阵列Field Programmable Gate ArrayFPGA是在CPLD的根底上开展起来的，是一种新型高性能可编程逻辑器件。FPGA采用SRAM工艺，集成度很高，器件密度从数万系统门到数千万系统门不等；FPGA可以完成极其复杂的时序与组合逻辑电路功能，适用于高速、高密度的高端数字逻辑电路设计领域，如数字信号处置、高速数据采集等。12.3CPLD与FPGA.CPLD的构造相对比较简单，根本都由可编程I/O单元、根本逻辑单元、布线池和其它辅助功能模块构成 。1、CPLD的根本构造基于乘积项.可编程I/O单元 可编程I/O单元用来完成不同电气特性下对输入输出信号的驱动与匹

12、配。与FPGA相比，CPLD的可编程I/O的性能和复杂度都较低。 根本逻辑单元 根本逻辑单元是CPLD的主体，经过不同的配置，CPLD的根本逻辑单元可以完成不同类型的逻辑功能。MC的本质是有一些与、或阵列加上触发器构成的；CPLD广泛采用的乘积项代表了MC中与阵列的输出，其数量标志了CPLD的容量； 乘积项阵列实践上就是一个 “与或阵列，每一个交叉点都是一个可编程熔丝，假设导通就是实现“与逻辑，在“与阵列后普通还有一个“或阵列，用以完成最小逻辑表达式中的“或关系。“与或阵列配合任务，完成复杂的组合逻辑功能。 .布线池、布线矩阵 CPLD由于构造较简单，其布线资源相对有限，普通采用集中式布线池构

13、造 ；布线池本质上就是一个开关矩阵，经过打结点可以完成不同MC的输入与输出项之间的衔接 ； 由于CPLD的布线池构造固定，所以CPLD的输入管脚到输出管脚的规范延时固定，被称为Pin to Pin延时，用Tpd表示，Pin to Pin延时反响了CPLD器件可以实现的最高频率，也就明晰地标明了CPLD器件的速度等级。 辅助功能模块 CPLD中还有一些其他的辅助功能模块，如JTAGIEEE 1532、IEEE 1149.1编程模块，一些全局时钟、全局使能、全局复位/置位单元等。 .FPGA的根本构造都是基于查找表加存放器构造的。不同厂商的FPGA的根本构架都可简化为6个部分，分别为可编程输入/输

14、出单元、根本可编程逻辑单元、嵌入式RAM、丰富的布线资源、底层嵌入功能单元和内嵌公用硬核等。2、FPGA的根本构造.可编程I/O单元 输入/输出Input/Output单元简称I/O单元，它们是芯片与外界电路的接口部分。 根本可编程逻辑单元 根本可编程逻辑单元是可编程逻辑的主体，经过改动其内部衔接与配置来不同的逻辑功能；FPGA普通基于SRAM工艺的，其根本可编程逻辑单元几乎都是由查找表LUT，Look Up Table和存放器Register组成的； 查找表普通完成纯组合逻辑功能，FPGA内部查找表普通为4输入；在运用设计中进展器件选型时，一个根本的原那么就是根据底层配置单元的LUT和Reg

15、ister比率来对器件规模进展估算，从而选择适宜的器件。.嵌入式块RAM FPGA内部普通都包含嵌入式块RAM单元，实现RAM、ROM、CAM、FIFO等存储构造。丰富的布线资源 布线资源是FPGA内部各单元的衔接纽带，连线的长度和工艺决议着信号在连线上的驱动才干和传输速度底层嵌入功能单元 为了满足一定的要求，FPGA开场嵌入如PLLPhase Locked Loop，锁相环、DLLDigital Delay Lock，数字延时锁定回路、DSPDigital Signal Prossor，数字信号处置器、CPUCentral Processing Unit，中央处置器等。不是一切的FPGA都含

16、有底层嵌入功能单元，为了满足不同场所的需求，加之随着FPGA的开展，FPGA开场嵌入越来越多的嵌入功能单元模块 .CPLD与FPGA的区别CPLD：基于乘积项构造，根本构造为“与-或阵列；FPGA：基于查找表构造，由简单的查找表构成可编程门，再构成阵列方式 FPGA数据掉电后丧失，CPLD掉电坚持CPLDFPGA内部结构Product-termLook-up Table程序存储内部EEPROMSRAM，外挂EEPROM资源类型组合电路资源丰富触发器资源丰富集成度低（几十-数万门级）高（百万门级）使用场合完成逻辑控制完成比较复杂的算法速度慢快其他资源EEPROMEAB，锁相环保密性可加密一般不能

17、加密.12.4 FPGA/CPLD厂商及产品概述ALtera：高性能、高集成度、高性价比，开发工具软件丰富，且提供免费运用版本；Xilinx：追求高集成度、高速度、低价钱、低功耗设计Lattice:CPLD的开辟者，首创PLD及ISP技术Actel：加密性好，产品广泛运用于航空航天、军事领域。这些厂商消费的FPGA/CPLD 系列产品型号众多，功能齐全关于厂商各产品门类系列，可自行阅读了解。.器件的资源Altera、Xilinx：数千门数百万门； Lattice：数万门以下资源占用以仿真的结果为准，并应留有适当的余量20%芯片速度：芯片速度越高，其对微小毛刺信号的反响越灵敏，系统的稳定性越差

18、器件功耗：任务电压越高功耗越大5V,3.3V,2.5V,1.8V等CPLDFPGA逻辑密集型数据密集型中小规模（100050000）大规模设计（5000数百万门）免费软件支持SoC设计编程数据不丢失，电路简单ASIC的设计仿真ISP特性，编程加密布线灵活，但时序特性不稳定布线延迟固定，时序特性稳定需专用的ROM进行数据配置CPLD与FPGA的区别及运用选型.12.5 FPGA/CPLD最小系统电路硬件设计CPLD/FPGA最小系统是可以使CPLD/FPGA正常任务的最简单的系统；外围电路尽量精简，只包括CPLD/FPGA必要的电源电路、下载/配置电路、时钟电路、I/O接口电路等。设计时需求思索CPLD/FPGA芯片的用户I/O引脚、下载/配置引脚、电源引脚、时钟引脚以及特殊引脚的接法。本小节内容旨在为电子制造喜好者自行设计制造FPGA/CPLD系统电路提供电路参考。.CPLD最小系统样例.FPGA最小系统样例FPGA最小系统比CPLD要复杂许多下载接口电路.FPGA最