新编第六章：半导体存储器资料

1、第六章：半导体存储器61 半导体存储器概述(i sh)62 随机存取存储器 63 只读存储器 64 存储器的扩展与应用 65 高速缓冲存储器 共六十一页61 半导体存储器概述(i sh) 存储器是构成计算机的三大(sn d)硬件之一存储器I/O接口输入设备I/O接口数据总线 DB控制总线 CB地址总线 AB输出设备 CPUCPU含主板、总线输入、输出设备存储器内存、外存共六十一页61 半导体存储器概述(i sh) 按存储器与CPU的关系(gun x)分为：内存和外存一、内存即内部存储器的简称，又称主存 用来存放正在运行的程序和数据，可以被CPU或 外设直接访问； 内存具有存取速度快的能力，从而

2、保证计算机的 工作速度； 内存一般都以半导体存储器作为存储介质。共六十一页61 半导体存储器概述(i sh)二、外存就是外部存储器，也称辅存 存放暂不处理的程序和数据，不直接与CPU相连接； 外存通过接口电路与系统相连，其特点是存储容量大； 外存一般是以磁芯、磁膜或其它磁表面(biomin)材料做为存储 介质，也可以是光盘存储器或半导体存储器； 如：硬盘一般为几十GB、CD盘为650MB、 DVD盘为4.7GB、 “优盘”为1G 等。 大容量半导体存储器如FLASH存储器的价格在迅速 下降，闪存制成的“优盘“成为了一种很受欢迎的外存。共六十一页6.1.1 半导体存储器的分类(fn li)1随机

3、读写存储器 RAM（存储器掉电后信息(xnx)会丢失）2只读存储器 ROM（内部存储的信息不会因掉电而丢失）一、RAM 和 ROM双极型半导体存储器随机读写存储器RAM只读存储器ROM可编程ROM可擦除、可再编程ROM不可编程掩膜ROM电擦除的E2PROM紫外线擦除的EPROMMOS型静态RAM动态RAM共六十一页6.1.1 半导体存储器的分类(fn li) 二、随机读写存储器RAM的分类 根据制造工艺的不同，RAM 主要(zhyo)有双极型和 MOS 型两类。 MOS 型存储器按信息存放方式又可分为： 1静态RAM（Static RAM，简称 SRAM） 2动态RAM（Dynamic RAM

4、，简称 DRAM）三、只读存储器ROM的分类 1掩膜式ROM：用户不可对其编程，其内容已由厂家设定好； 2可编程ROM：用户只能对其进行一次编程，写入后不能更改； 3可擦除PROM：用户可对其进行多次编程，根据擦除方式分为： 紫外线擦除的PROM，可用紫外线擦除； 电擦除的E2PROM，其内容可以擦除和改写。共六十一页6.1.2 半导体存储器的主要(zhyo)技术指标一、存储容量 ：存储容量是指系统所能存储的二进制位数 1用字数位数表示，以位为单位。如：10244bit 2常用KB、MB、GB和TB为单位表示存储容量的大小(dxio)。其中 1KB 210B 1024B 1MB 220B 10

5、24KB 1GB 230B 1024MB 1 TB 240B 1024 GB二、存取时间：从启动一次存储器操作到完成该操作所经历的时间 单位： n S S 存取时间越小，存取速度越快。 三、功耗：存储器被加上的电压与流入电流之乘积 1维持功耗（静态功耗） 2操作功耗（动态功耗）共六十一页6.1.2 半导体存储器的主要(zhyo)技术指标 三、存储周期：连续两次独立的存储器操作(cozu)所需要的最短间隔时间 它是衡量主存储器工作速度的重要指标； 一般情况下，存储周期略大于存取时间。四、可靠性：指存储器对外界电磁场及温度等变化的抗干扰能力 用平均故障间隔时间来衡量，为两次故障之间的平均时间间隔；

6、 MTBF越长，可靠性越高，存储器正常工作能力越强； MTBF（Mean Time Between Failures）五、性能/价格比：衡量存储器经济性能好坏的综合指标 性能/价格比简称性价比，是它关系到存储器的实用价值； 性能包括前述的各项指标； 价格是指存储单元本身和外围电路的总价格。 共六十一页6.1.3 存储器技术(jsh)的新发展一、闪速存储器 Flash Memory Flash 存储器属于 E2PROM 类型，在不加(b ji)电的情况下能长期保存 信息。兼有 EPROM 和 RAM 两者的性能，是具有大容量、非易 失性、低价格、可在线改写和较高速度几个特性共存的存储器。 缺点：

7、可擦写次数有限和速度较慢。目前还无望取代DRAM。 基于Flash的独特优点，在主板上已采用Flash存储 BIOS。可用做 固态大容量存储器，在便携机上取代小容量硬盘基本成为可能。二、同步动态存储器SDRAM（Synchronous DRAM） SDRAM 基于双存储体结构，内含两个交错的存储阵列，当CPU 访问一个存储阵列时，另一个已准备好读写数据，使读取效率得 到成倍提高。理论上速度可与CPU频率同步。 SDRAM不仅可用做主存，在显示卡专用内存方面也有广泛应用。共六十一页6.1.3 存储器技术(jsh)的新发展三、双数据传输率同步动态随机存储器 DDR DRAM SDRAM的基础上，采

8、用延时锁定环（Delay-1ocked Loop）技术 提供数据选通信号对数据进行精确定位，在时钟脉冲的上升沿和 下降(xijing)沿都可传输数据，在不提高时钟频率的情况下，使数据传输 速率提高一倍。四、接口动态随机存储器 DRDRAM（Direct Rambus DRAM） 它与DRAM的区别在于引脚定义会随命令而变，一组引脚可根据 定义成为地址线或控制线。使引脚数目仅为正常DRAM 的1/3。 在扩展芯片容量时，仅需改变命令而不需增加芯片引脚。 此芯片支持400 MHz外频，再利用上升沿和下降沿两次传输数据， 使数据传输率达到800 MHz。共六十一页6.1.3 存储器技术(jsh)的新

9、发展五、带高速缓存动态随机存储器CDRAM（Cached DRAM） CDRAM 通过在 DRAM 芯片上集成一定(ydng)数量的高速SRAM作为 高速缓冲存储器Cache和同步控制接口，来提高存储器的性能。 此芯片使用单一的3V电源，低压TTL输入输出电平，流水线 式存取时间为7 ns。六、虚拟通道存储器VCM（Virtual Channel Memory） VCM是一种新兴的“缓冲式DRAM”，集成了所谓的“通道缓冲” 技术，由高速寄存器进行配置和控制。在实现高速数据传输的 同时，VCM还维持着与传统SDRAM的高度兼容性，所以通常 也把VCM内存称为VCM SDRAM。共六十一页6.1

10、.3 存储器技术(jsh)的新发展七、快速循环动态存储器FCRAM（Fast Cycle RAM） FCRAM 最主要的特点便是行、列地址同时（并行）访问。而不 像普通DRAM那样，以顺序方式进行（首先访问行数据，再访问 列数据）。 在完成(wn chng)上一次操作之前，FCRAM便能开始下一次操作。 和 VCM、RDRAM 内存技术不同的是，它面向的并不是PC机的 内存，而是面向诸如显示内存等其它存储器。 共六十一页6.2 随机存取存储器 6.2.1 RAM 的基本(jbn)结构 半导体存储器组成(z chn)框图 一、存储芯片的组成：由下述六部分 1存储矩阵：由存储元构成 2行、列地址译

11、码器：对外部地址线上的地址进行译码 3读写控制逻辑电路 4输入、输出缓冲电路 5片选控制电路 6输入/输出控制电路 共六十一页6.2.1 RAM 的基本(jbn)结构二、RAM 的工作时序 为保证存储器可靠地工作，加到存储器上的地址、数据和相应 控制信号必须严格按照时间顺序(shnx)准确无误到达（出现或消失）。RAM 读操作的时序图1读出操作过程： 地址 片选 读有效 数据共六十一页6.2.1 RAM 的基本(jbn)结构二、RAM 的工作时序 为保证存储器可靠地工作，加到存储器上的地址、数据和相应 控制(kngzh)信号必须严格按照时间顺序准确无误到达（出现或消失）。2写操作过程： RAM

12、 写操作的时序图地址 片选 数据 写有效 共六十一页6.2.2 静态(jngti)随机存储器一、六管NMOS静态存储单元 由六只NMOS管组成。 T1与T2构成一个反相器； T3与T4构成另一个反相器； 两个反相器的输入与输出 交叉连接，构成基本触发(chf) 器，作为数据存储单元。 存储单元是存储器的核心部分。 按工作方式不同可分为静态和动态两类。共六十一页6.2.2 静态(jngti)随机存储器二、常见(chn jin)静态存储器 SRAM 芯片 1Intel 2114 SRAM 芯片引脚：18 脚封装电源：5V容量：1024字4位Intel 2114 的工作方式高阻1未选中数据输入00写

13、数据输出10读I/O1I/O4WECS工作方式共六十一页二、常见静态(jngti)存储器 SRAM 芯片 26116 SRAM芯片(xn pin) 内部结构及引脚图共六十一页二、常见静态(jngti)存储器 SRAM 芯片 26116 SRAM芯片(xn pin) 工作方式： 主要技术指标： 容量：20488 bit 功耗：操作时间为80150mA；维持时间为2mA 存储时间：1545nS高阻1未选中数据输入010写数据输出100读I/O0I/O7WEOECS工作方式共六十一页6.2.3 动态随机存储器一、动态随机存储器的原理(yunl) 存储单元存储信息的原理是：用MOS 管栅极电容保存信息

14、 由于漏电流的存在，栅极电容上存储的电荷不可能长久保持不变， 为了避免存储信息丢失，需要定时地给栅极电容补充电荷。 通常把这种操作称作刷新(shu xn)或再生。 基本存储电路主要有六管、四管、三管和单管等几种形式。四管动态 MOS存储单元 单管动态存储电路 共六十一页6.2.3 动态随机存储器二、常见(chn jin)动态RAM芯片 Intel 2164A动态(dngti)RAM芯片引脚：16 脚封装电源：5V容量：64K1 位共六十一页6.3 只读存储器 ROM6.3.1 ROM 的分类 与RAM不同，ROM一般需由专用装置写入数据(shj)。 按照数据写入方式特点不同，ROM可分为以下几

15、种：1固定ROM： 也称掩膜ROM，在制造时厂家利用利用掩膜技术直接把数据写入 存储(cn ch)器中，ROM制成后，其存储(cn ch)的数据也就固定不变了，用户对 这类芯片无法进行任何修改。2一次性可编程ROM（PROM）： PROM在出厂时，存储内容全为1（或0），用户根据自己的需要， 利用编程器将信息写入。PROM进行编程后，就不能再修改。共六十一页3光可擦除可编程ROM（EPROM）： 是采用(ciyng)浮栅技术生产的可编程存储器，用户可通过编程器将信息 写入。编程结束后，撤除电源，信息不会丢失。 当外部能源（紫外线光源）加到 EPROM 上时，从而擦除了所有 写入的信息。这样EP

16、ROM又可以写入新的信息。4电可擦除可编程ROM（E2PROM）： 也是采用浮栅技术生产的可编程ROM，其存储单元的是隧道管， 隧道MOS管也是利用浮栅是否存有电荷来存储二值数据的。 不同的是隧道MOS管是用电擦除的，并且擦除的速度要快的多。5快闪存储器（Flash Memory）： 其存储单元也采用浮栅型MOS管，但数据的擦除和写入分开进行， 数据写入方式与EPROM相同，需要输入一个较高的电压。 需要为芯片提供两组电源，一个字的写入时间约为200微秒。 芯片可擦除/写入100万次以上，E2PROM可重复擦写1万次以上。 共六十一页6.3.2 常见(chn jin)EPROM芯片 一、Int

17、el 2716 EPROM 芯片(xn pin)（只读存储器 20488bit）12716 的内部结构和外部引脚（a）引脚 （b） 逻辑符号共六十一页Intel 2716 的内部结构共六十一页一、Intel 2716 EPROM 芯片(xn pin)（只读存储器 20488bit）22716 的工作(gngzu)方式 引脚方式PD/PGMCSVPP/V数据总线状态读出00+5输出未选中1+5高阻待机1+5高阻编程输入宽52 ms的正脉冲1+25输入校验编程内容00+25输出禁止编程01+25高阻共六十一页6.3.2 常见(chn jin)EPROM芯片型号容量结构最大读出时间/ns制造工艺电源

18、/V管脚数27081K8bit350450NMOS5，+122427162K8bit300450NMOS+5242732A4K8bit200450NMOS+52427648 K8bit200450NMOS+5282712816K8bit250450NMOS+5282725632K8bit200450NMOS+5282751264K8bit250450NMOS+528二、常用(chn yn)的EPROM 芯片 共六十一页6.4 存储器的扩展(kuzhn)与应用6.4.1 存储芯片的扩展(kuzhn) 设：存储器的字节数为：M 存储器的字长为：N 存储芯片的字数为：K 存储芯片的字长为：L一、位扩

19、展（字长位数的扩展） 当： L N 时，即 芯片字长 L 小于存储器要求的字长 N 时，要进行字长位数扩展 方法：1地址线、控制线 CS、WE 等并联 2芯片的数据线分别接 数据线 的高位和低位 3需要的芯片数为：N / L （这些芯片称为位扩展组） 举例：用 8K 1 位芯片组成 8K 8 位的存储器 由于存储芯片的容量有限，要构成一定容量的存储器，就要用 多片存储芯片进行组合扩充，以满足对存储器容量的要求。共六十一页I/O8I/O7I/O6I/O5I/O4I/O3I/O28 K11CSWRD7D0数据总线CSWR控制总线A12地址总线A0用 8K 1 位芯片(xn pin)组成 8K 8

20、位的存储器共六十一页6.4.1 存储芯片的扩展(kuzhn)二、字扩展(kuzhn)（字数的扩展(kuzhn)） 当： K M 时，即 芯片字数 K 小于构成存储器的字数 M 时，要进行字数扩展。 方法： 1片内地址线、读写控制线OE、WE 等并联 2片选线 CS 要单独连接（多余的地址线经译码后和其相连） 3需要的芯片数为：M / K （这些芯片称为字扩展组） 举例：用 16K 8 位芯片组成 64K 8 位的存储器共六十一页2-4译码器0123A15A141681CEWE1682CEWE1683CEWE1684CEWEA13A0WED7D0用 16K 8 位芯片(xn pin) 组成 64

21、K 8 位的存储器共六十一页16K 8 位芯片组成 64K 8 位存储器中各芯片地址(dzh)空间分配表高位地址A15 A14片内地址A13A12 A11A2A1A0地址说明10 00 0 0 0 0 0 0 0 1 1 1 1 1 1最低地址：0000 H最高地址：3FFFH20 10 1 0 0 0 0 0 0 1 1 1 1 1 1最低地址：4000 H最高地址：7FFFH31 01 0 0 0 0 0 0 0 1 1 1 1 1 1最低地址：8000 H最高地址：BFFFH41 11 1 0 0 0 0 0 0 1 1 1 1 1 1最低地址：C000 H最高地址：FFFFH地址(dz

22、h)片号共六十一页6.4.1 存储芯片的扩展(kuzhn) 三、字、位同时(tngsh)扩展 芯片字长 L 小于存储器要求的字长 N 时，L N 进行位扩展 芯片字数 K 小于存储器要求的字数 M时，K M 进行字数扩展 扩展原则：1先按位扩展：片内地址线、控制线CS、OE、WE 等并联； 由 N / L 个芯片构成一个 KN 的位扩展组。2将 KN 位扩展组当做一个的芯片进行字扩展； 片（组）内地址线、读写控制线OE、WE 等并联3片选线 CS 要单独连接（多余的地址线经译码后和其相连）4需要的芯片数为：M / K N / L 扩展举例：用 1K 4 位的2114芯片组成 4K 8 位的存储

23、器共六十一页用 1K 4 位的 2114 芯片(xn pin)组成 4K 8 位的存储器24译码器A11A10D3D0I/O1 I/O4RAM4A9 A0WECSD7D4WRA7A0Y0Y2Y3Y1I/O1 I/O4I/O1 I/O4I/O1 I/O4I/O1 I/O4I/O1 I/O4I/O1 I/O4I/O1 I/O4RAM4RAM3RAM3RAM2RAM2RAM1RAM1A9 A0A9 A0A9 A0A9 A0A9 A0A9 A0A9 A0WEWEWEWEWEWEWECSCSCSCSCSCSCS共六十一页1K 4位芯片(xn pin)组成 4K 8 位存储器中各芯片地址空间分配表 地址组

24、号高位地址A11 A10片（组）内地址A9 A8 A7 A2 A1 A0地址说明10 00 00 0 0 0 0 0 1 1 1 1 1 1最低地址：0000H最高地址：03FFH20 10 10 0 0 0 0 0 1 1 1 1 1 1最低地址：0400 H最高地址：7FFFH31 01 00 0 0 0 0 0 1 1 1 1 1 1最低地址：0800 H最高地址：0BFFH41 11 10 0 0 0 0 0 1 1 1 1 1 1最低地址：0C00 H最高地址：0FFFH共六十一页6.4.2 存储器与 CPU 的连接(linji) 存储器与CPU的连接(linji)实际上是存储器与三

25、总线中相关信号线的连接CPU对存储器进行访问时： 首先要在地址总线上发地址信号，选择要访问的存储单元； 接着，根据操作的类型向存储器发出读/写控制信号； 最后在数据总线上进行信息交换。共六十一页6.4.2 存储器与 CPU 的连接(linji)1数据线连接：应使存储器与CPU的数据线相匹配2控制线连接：主要的控制线有 RD 读信号； WR 写信号； M/IO 存储器/输入输出控制信号； ALE 地址锁存信号；DEN 数据允许(ynx)信号；DT/R 数据收发信号； BHE 高位数据允许信号 ； MRDC 最大模式下的读信号；MVTC 最大模式下的写信号3地址线的连接： 系统地址总线中 低位地址

26、与存芯片器的地址相连； 系统地址总线中 高位地址线通过适当的译码电路产生片选信号， 根据对存储器地址范围的要求，连接到相应芯片的片选信号端； 实现正确的存储器地址空间分配。共六十一页8086 CPU 构成的最小模式(msh)系统存储器I/0芯片地址总线数据总线82868282STBOEBHETOEA19A16ALE RD WRM/IO BHE DEN DT/RAD15AD08086CPU地址地址/数据共六十一页6.4.2 存储器与 CPU 的连接(linji)二、存储器系统(xtng)设计举例：1在 8086 最小模式下，用二片 6116 存储芯片（2K8位）组成 4KB 的16位 的存储器；

27、6116与8086 CPU的连接 高位地址线不参与译码 6116OEWECED7D070 6116OEWECEA0A19A12D15D8A11A1RDWRBHEA10A0A10A0（1）（2）共六十一页由2K 8 位芯片组成(z chn) 4KB 的16 位存储器中各芯片地址空间分配表地址高位地址A19A12片（组）内地址A11A10 A9A3A2A1A0地址说明（1）不能确定 0 0 0 0 0 0 1 1 1 1 1 100范围： 000 H 偶 FFE H（2）不能确定 0 0 0 0 0 0 1 1 1 1 1 111范围： 000 H 奇 FFF H为保证(bozhng)存储器的地址

28、确定，高位地址线必须参与译码共六十一页6.4.2 存储器与 CPU 的连接(linji)2在 8088 最下模式下，用一片(y pin) 27128 EPROM（16K8位）和 二片 6264（8K8位）RAM存储芯片，组成 32K8 位的存储器。 高位地址线采用译码法：地址是唯一的。 27128 的地址从 20000H 开始 6264 的地址从 30000H 开始 27128 的片内地址：00000H03FFFH 6264的片内地址：00000H01FFFH芯片A19A18A17A16A15A14A13A12A11A10 A1A0地址范围27128 0 0 1 0 0 0 1 0 0 0 0

29、 0 0 0 1 1 0 0 0 0 1 1 1 1 20000H23FFFH16264 0 0 1 1 0 0 1 1 0 0 0 0 0 0 0 1 0 0 0 0 1 1 1 1 30000H31FFFH26264 0 0 1 1 0 0 1 1 0 0 1 0 0 0 1 1 0 0 0 0 1 1 1 1 32000H33FFFH共六十一页在 8088 最小模式下 32K 存储器的连线图A17A13A19A14A16A15A18A13A0D7D0M/IOWRRD共六十一页6.4.2 存储器与 CPU 的连接(linji)3将上述(shngsh)地址改为： 27128的地址为：0000

30、0H03FFFH16264的地址为：04000H05FFFH26264的地址为：06000H07FFFH 地址分配表如下：芯片A19A18A17A16A15A14A13A12A11A10 A1A0地址范围27128 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 1 1 1 1 00000H03FFFH16264 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 1 0 0 0 0 1 1 1 1 04000H05FFFH26264 0 0 0 0 0 0 0 0 0 1 1 0 0 1 1 1 0 0 0 0 1 1 1 1 06000H07FFFH

31、 画出在 8088 最小模式下 32K存储器的连线图：共六十一页在 8088 最小模式下 32K 存储器的连线图A17A13A19A14A16A15A18A13A0D7D0M/IOWRRDY1共六十一页4分析下图：8088 最小模式系统下 24K存储器的地址(dzh)范围8088 最小模式系统 8KB ROM 和 16KB RAM 存储器连接图27641626426264A14A13A15A16A17A18A19A12A0D7D0M/IOWRRD&A12共六十一页6.4.2 存储器与 CPU 的连接(linji) 8088 最小模式系统(xtng)下24K存储器的地址范围：地址分配表如下：芯片

32、A19A18A17A16A15A14A13A12A11A10 A1A0地址范围26264 0 0 1 1 0 0 1 1 0 0 0 0 0 0 0 1 0 0 0 0 1 1 1 1 30000H31FFFH16264 0 0 1 1 0 0 1 1 0 0 1 0 0 0 1 1 0 0 0 0 1 1 1 1 32000H33FFFH2764 0 0 1 1 0 0 1 1 1 1 1 0 1 1 1 1 0 0 0 0 1 1 1 1 3E000H3FFFFH共六十一页6.4.2 存储器与 CPU 的连接(linji)5在8088最小模式(msh)下，组成 24K8 位的存储器： 一片

33、2764（8K8位）ROM 和二片6264 （8K8位）RAM 高位地址线采用译码法，要求的地址范围如下： 6264 的地址为：F0000HF3FFFH 2764 的地址为：FE000HFFFFFH地址分配表：芯片A19A18A17A16A15A14A13A12A11A10 A1A0地址范围16264 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 1 0 0 0 0 1 1 1 1 F0000HF1FFFH26264 1 1 1 1 1 1 1 1 0 0 1 0 0 0 1 1 0 0 0 0 1 1 1 1 F2000HF3FFFH2764 1 1 1 1 1 1 1 1 1

34、 1 1 0 1 1 1 1 0 0 0 0 1 1 1 1 FE000HFFFFFH共六十一页在8088最小模式下，组成 24K8 位的存储器27641626426264A14A13A15A16A17A18A19A12A0D7D0M/IOWRRD&A12共六十一页8086最大模式(msh)系统下32K16位RAM存储器连接图68086最大模式(msh)系统下设计举例共六十一页6.5 几种新型(xnxng)存储器简介 1闪速存储器（Flash Memory） Flash 存储器是1983 年由 Intel 公司首先(shuxin)推出的，商品化于1988 年。就其本质而言，Flash 存储器属

35、于 E2PROM 类型，在不加电的情况下能长期保持存储的信息。F1ash 存储器之所以被称为闪速存储器，是因为用电擦除且速度很快，与 E2PROM 擦除一个地址（一个字节或16位字）的时间相同。 Flash 存储器既有 MROM 和 RAM 两者的性能，又有 MROM、DRAM 一样的高密度、低成本和小体积。它是目前惟一具有大容量、非易失性、低价格、可在线改写和较高速度几个特性共存的存储器。 同 DRAM 比较，F1ash 存储器有两个缺点：可擦写次数有限和速度较慢。所以从目前看，它还无望取代 DRAM，但它是一种理想的文件存储介质，特别适用于在线编程的大容量、高密度存储领域。）共六十一页6.

36、5 几种新型(xnxng)存储器简介2同步(tngb)动态存储器 SDRAM（Synchronous DRAM） SDRAM 是同步动态存储器，又称为同步 DRAM。 SDRAM 基于双存储体结构，内含两个交错的存储阵列，当 CPU 从一个存储体或阵列访问数据的同时，另一个已准备好读写数据。 通过两个存储阵列的紧密切换，读取效率得到成倍提高。 SDRAM不仅可用做主存，在显示卡专用内存方面也有广泛应用。 SDRAM也将应用于一种集成主存和显示内存的结构共享内存 结构（UMA）当中。许多高性能显示卡价格昂贵，就是因为其专 用显示内存成本极高，UMA 技术利用主存作显示内存，不再需要 增加专门的显

37、示内存，因此在很大程度上降低了系统成本。 共六十一页6.5 几种(j zhn)新型存储器简介3双数据(shj)传输率同步动态随机存储器 DDR DRAM（Double Data Rate DRAM） 在同步动态读写存储器SDRAM的基础上，采用延时锁定环（Delay 1ocked Loop）技术提供数据选通信号对数据进行精确定位，在 时钟脉冲的上升沿和下降沿都可传输数据，这就在不提高时钟频率 的情况下，使数据传输率提高一倍。 由于DDR DRAM 需要新的高速时钟同步电路和符合JEDEC 标准的 存储器模块，所以主板和芯片组的成本较高，一般只能用于高档服 务器和工作站上。共六十一页6.5 几种

38、(j zhn)新型存储器简介4接口(ji ku)动态随机存储器 DRDRAM（Direct Rambus DRAM） 从1996年开始，Rambus 公司就在Intel公司的支持下制定出新一代 RDRAM 标准，这就是 DRDRAM。它与传统 DRAM 的区别在于 引脚定义会随命令而变，同一组引脚线可以被定义成地址线，也可 以被定义成控制线。 其引脚数仅为正常DRAM 的1/3。当需要扩展芯片容量时，只需要 改变命令，不需要增加芯片引脚。 这种芯片可以使数据传输率达到800 MHz。同时通过把单个内存芯 片的数据输出通道从 8 位扩展成 16位，这样在100 MHz时就可以使 最大数据输出率达

39、到 1.6 GB/s。 共六十一页6.5 几种(j zhn)新型存储器简介5带高速缓存动态随机存储器CDRAM（Cached DRAM） CDRAM 是日本三菱电气公司开发的专有技术，通过在 DRAM 芯片上集成一定(ydng)数量的高速 SRAM 作为高速缓冲存储器 Cache 和同步控制接口，来提高存储器的性能。 这种芯片使用单一的 +3V电源，低压TTL输入输出电平。 目前三菱公司可以提供的CDRAM为 4MB 和16MB 版本，其片 内 Cache为16KB，与128位内部总线配合工作，可以实现100MHz 的数据访问。共六十一页6.5 几种新型(xnxng)存储器简介6虚拟(xn)通道存储器VCM（Virtual Channel Memory） VCM由 NEC公司开发，是一种新兴的“缓冲式DRAM”，该技术将在大 容量 SDRAM中采用。它集成了所谓的“通道缓冲”，由高速寄存器进行 配置和控制。 在实现高速数据传输（即“带宽”增大）的同时，VCM 还维持着与传统 SDRAM的高度兼容性，所以通常也把 VCM内存称为 VCM SDRAM。 在设计上，系统（主要是主板