时序电路分析与设计

1、1同步时序电路设计流程18得到状态转移图建立状态转移/输出表导出状态方程、激励方程和输出方程画时序电路逻辑图检查电路：避免挂起 (该步骤有时可省略)5.1 同步时序电路设计Digital Design: 7.4同步时序电路Moore型和Melay型电路，可以相互转化同步时序电路模型状态机相当于计数器驱动的器输出级是组合电路，也可以用通用器来实现14同步时序电路13Synchronous Sequential LogicSe Diagram(状态图)中，离开某个特定状态的所有转移条件，满足 Mutual Exclu(互斥性)，否则相同输入组合对应不同的下一状态(二义性) All Inclu(完备

2、性)，每种输入组合都有确定的下一状态(有时需要根据设计需求，在不违背题意的前提出合理安排)称为完全确定的时序电路同步时序电路12Synchronous Sequential LogicSe Diagram(状态图) Moore机的输出只是当前状态的函数 Mealy机的输出是当前输入和当前状态的函数Note: Mealy机的状态图中，当状态机处于所示的状态并且在当前输入作用下，立即产生状态图对应输出，而不必等到状态机转移为下一状态才出现输出Sequential-Circuit (时序逻辑电路)axyz时序逻辑电路：组合逻辑+电路同步时序电路异步时序电路11具有性的系统第五章 时序电路设计同步时序

3、电路设计原理同步时序电路设计实践同步电路故障与亚稳定性异步时序电路分析与设计12e.g.5.2 获得状态转移图示例设计一个2输入(A和B)，1输出(Z)同步时序电路，Z为1的条件是情形1：前两个时钟采样时刻，A输入值相同；情形2：从情形1出现时刻起，B的值一直为1。采样时刻25同步时序电路设计流程231. 逻辑抽象，原始状态转移图将每一个状态预设为电路当前状态，按设计要求和各种可能的输入，确定当前输出和下一状态；注明输入和输出，给出原始状态图为避免遗漏，可多设状态2. 状态化简: 状态数目最小化(S e Minimization)状态化简：电路状态数越少， 电路越简单3. 状态编码(S e a

4、ssignment)状态编码：编码方案选择得当，电路可以简化同步时序电路设计流程22得到状态转移图逻辑抽象，原始状态转移图状态化简状态编码建立状态转移/输出表(Transition/output table)导出状态方程、激励方程和输出方程画时序电路逻辑图(Logic diagram)检查电路：避免挂起e.g.5.1 同步时序设计n时刻n+1时刻D2 Q 0 Z 10DD Q Z 1D i12D i01XDi Di XQ2 (n 1) Q1 (n 1) Q0 (n 1) 或者直接按真值表(图)进行设计D2Q02Q0Z0 1 Q0D1Q0Q1ZQ1 0D0 Q121D2 D2 X D1 D1 X

5、 D0 D0 XQ2 Q1 Q0Q2 Q1 Q00 0 01 0 01 0 01 1 01 1 01 1 11 1 10 1 10 1 10 0 00 0 10 0 00 1 00 0 01 0 10 0 0e.g.5.1 同步时序设计Z0=1n时刻Q Q Qn+1时刻Q Q QZ1=1置数X2 1 02 1 00 0 01 0 0S5S0S4S6S1 0 01 1 01 1 01 1 11 1 10 1 10 1 10 0 00 0 01 0 01 1 01 1 10 1 12S1S3S70 0 10 0 00 1 00 0 01 0 10 0 00 0 15状态 3位码 右移码Z0012

6、1 Q020e.g.5.1 同步时序设计置数XT0T1T2T4T35状态组成的计数器，周期性工作控制信号通过同步置数使电路保持初态193非最小化输入AB1X0X1X0X1X11Init/0S0/0S1/0 0XOk00/1Ok11/1 1X11010X100X1X00Oka0/1 11Oka1/1001033含义S eInputs AB= 00 01 11 10Output Z初态InitS0 S0 S1 S10时钟采样时刻, A=0S0Ok00 Ok00 S1 S10时钟采样时刻, A=1S1S0 S0 Ok11Ok110Got 00 on AOk00Ok00 Ok00Oka1 S11Got

7、 11 on AOk11S0 Oka0Ok11Ok111Ok，got a 0 on AOka0Ok00Ok00Oka1 S11Ok，got a 1 on AOka1S0 Oka0 Ok11Ok111非最小化状态表示例状态转移表(图)怎样画简？情形1：前两个时钟采样时刻，A输入值相同情形2：从情形1出现时刻起，B的值一直为131含义SeInputs AB= 00 01 11 10Output Z初态InitS0 S0 S1 S10时钟采样时刻, A=0S0Ok00Ok00 S1 S10时钟采样时刻, A=1S1S0 S0 Ok11Ok110Got 00 on AOk00Ok00Ok00Oka1

8、S11Got 11 on AOk11S0 Oka0Ok11Ok111Ok，got a 0 on AOka0Ok00Ok00Oka1 S11Ok，got a 1 on AOka1S0 Oka0Ok11Ok111最简状1X0X1XInit/0 0XS /0 1XS /0 0XOk /1 11Ok /1 1X01010X1001输入AB0030态表含义S eInputs AB= 00 01 11 10Output Z初态InitS0 S0 S1 S10时钟采样时刻, A=0S0Ok0 Ok0 S1 S10时钟采样时刻, A=1S1S0 S0 Ok1 Ok10两个A输入相同, A=0Ok0Ok0 Ok

9、0 Ok1 S11两个A输入相同, A=1Ok1S0 Ok0 Ok1 Ok11最简状态表(最小化状态表)2输入(A和B)，1输出(Z)同步时序电路，Z=1的条件情形1情形228含义S eInputs AB= 00 01 11 10Output Z初态InitS0 S0 S1 S10时钟采样时刻, A=0S0Ok0 Ok0 S1 S10时钟采样时刻, A=1S1S0 S0 Ok1 Ok10两个A输入相同, A=0Ok0Ok0 Ok0 Ok1 S11两个A输入相同, A=1Ok1S0 Ok0 Ok1 Ok11状态化简转移到OK0态转移到OK1态AB=01A0AB=11A12输入(A和B)，1输出(

10、Z)同步时序电路 Z=1的条件情形1：前两个时钟采样时刻，A输入值相同情形2：从情形1出现时刻起，B的值一直为127含义SeInputs AB= 00 01 11 10Output Z初态InitS0 S0 S1 S10时钟采样时刻, A=0S0Ok0 Ok0 S S10时钟采样时刻, A=1S1S0 S0 Ok1 Ok10Two equal, A=0 lastOk01Two equal, A=1 lastOk11Two equal, A=0 lastOk0Ok0 Ok0Ok1S11Two equal, A=1 lastOk1S0Ok0Ok1 Ok11获得状态转移图示例设计一个2输入(A和B)

11、，1输出(Z)同步时序电路，Z为1的条件是情形1：前两个时钟采样时刻，A输入值相同情形2：从情形1出现时刻起，B的值一直为126含义SeInputs AB= 00 01 11 10Output Z初态InitS0 S0 S1 S10时钟采样时刻, A=0S0Ok Ok S1 S10时钟采样时刻, A=1S1S0 S0 Ok Ok0Got 00 or 11 on AOk14e.g.5.4 状态化简蕴涵表法示例 原始状态(转移)表S2 S3 SS5 S6S7S1 S2 S3 S S5 S6401,25,61,75 32,76,31,75 22,76 27,73 21,7当前状态 S(n)下一个状态

12、 S(n+1)输出 Z(n)X=0X=1X=0X=1S1S7S100S2S7S100S3S1S501S4S2S601S5S7S301S6S7S201S7S1S700e.g.5.3 状态化简观察法找最大等价类(含所有彼此等价状态的等价类)SS3、S4、S6S000/01/00/01/0S1S2S1S20/01/00/01/00/0 1/0 1/00/0S3S4S5S6S3S50/01/00/0 1/00/0 1/00/0 1/10/0 1/00/0 1/139e.g.5.3 状态化简原始状态表状态转移图输入X/输出ZS00/01/0S1S20/01/00/01/0S3S4S5S60/0 1/00

13、/0 1/00/0 1/00/0 1/138Pre- sent S eNextS eOutput ZX=0X=1X=0X=1S0S1S200S1S3S400S2S5S600S3S0S000S4S0S000S5S0S001S6S0S000完全确定的时序电路 e.g.5.337设计判断输入序列为101的检测器。输入为X，输出为Z。画出状态图对输入序列每3位进行一次 ；若3位代码是 101，则对应其最后一个1时，输出Z为1；其它情况Z为0例如 X = 010 100 101 010Z = 000 000 001 000XZCP检测器1)完全确定的时序电路36Comple y Specified Ci

14、rcuitEquivalent S es若Si和Sj为时序电路的两个状态。作为当前状态时，不论加入何种形式的输入(激励)，电路输出均相同，且下一个状态等价，则称Si和Sj是等价状态；否则称Si和Sj不等价或可区分从输入、输出角度看，两个等价状态无法区分，故可以合并状态化简35完全确定的时序电路不完全确定的时序电路状态表中包含不确定的输出或不确定的下一个状态，则称为不完全描述的状态表本质上化简问题是相同的，常用化简方法观察法(1)蕴涵表(2)5状态分配(状态编码)6状态分配(Se assignment)把状态表中每个字符表示的状态对应地规定一个二进制代码，得出代码形式状态表状态编码分配合理，能使

15、电路得到简化状态分配方案 n个变量有2n种组合，用来对s个状态进行编码共有2n!/ (2n-s)!分配方案已证明，独立的状态分配方案数为(2n-1)!/ (2n-s)! n!编码方案数s23456789n12233334N13314042084084010810800Is se minimization really nesary?45These procedures are seldom used by most designersBy carefully matching s e meanings to the requirements of the problem, experience

16、d digital designers produe tables for small problems with a minimal or near-minimal number of s es, without using a formal minimization procedureAlso, there are situations where increasing the number of s es may simplify the design or reduce the cost, so even an automated s e-minimization procedure

17、doesnt nesarily help2)不完全确定的时序电路44ple y Specified CircuitCompatible S es两个状态Si和Sj相容：当且仅当对于每一种可能的输入，Si和Sj确定的输出相容或确定的次态相容寻找相容状态利用“蕴涵表”寻找最大相容类当且仅当相容类包含所有与之相容状态通过“归并图”(Merger diagram)得到状态化简示例 原始状态表最小化状态表S2关联结果S3最大等价类(S1，S2，S7)，S4(S3，S5)，(S4)，(S6)S5从每个最大等价类中选一个状S6态，列出最小化状态表S7S1 S2 S3 S4 S5 S6 43 当前状态 S(n

18、)下一个状态S(n+1)输出z(n)X=0X=1X=0X=1S1S1S100S3S1S301SS1S601S6S1S101当前状态 S(n)下一个状态 S(n+1)输出 Z(n)X=0X=1X=0X=1S1S7S100S2S7S100S3S1S501SS2S601S5S7S301S6S7S201S7S1S700e.g.5.4 状态化简S2 S3 S4 S5S6S2S7S3S1 S2 S3 S4 S5 S6SS53,2S6S7S1 S2 S3 S S5 S6421,7 状态化简蕴含表是一个直角梯形网格，特点是“缺头”，任何两个状态都能在一个网格中相遇一次；相同输入下输出相同，且下1个状态相同，等

19、价填相同输入下输出相同，且下1个状态交错或自环，等价不等价网格中填；其它情形填相应等价条件示例 原始状态表S2 S3 SS5 S6S7S1 S2 S3 S S5 S61当前状态 S(n)下一个状态 S(n+1)输出 Z(n)X=0X=1X=0X=1S1S7S100S2S7S100S3S1S501SS2S601S5S7S301S6S7S201S7S1S7001,25 61,75 32,76,31,75 22,76 27,73 21,76状态分配方案(2)2方案(2)状态转换表当前状态输入Xn下一个状态输出ZnAnBnCnAn+1Bn+1Cn+110100101111011100011011110

20、010000101101000000000110001000010011100001000011100101100011110111110011111111改进方案：状态分配方案(2)51状态分配方案(2)状态状态代码ABCS1101S2110S3010S4000S5100S6001S7011S8111Output & Exciion Equations(1)DA An 1 Cn Xn Bn Cn X n An Bn Cn An Bn Cn DB Bn 1 Cn Xn Bn Cn DC Cn 1 An Bn Xn BnCn Xn BnCn XnAn Bn Cn X n An Bn Cn Xn

21、An Bn Cn X nZn An Bn An Cn An Bn Cn电路显得复杂50Karnaugh Maps(1)AnBnAnBnC X 00 011110C X 00 011110nn00000101An+1Bn+111111010AnBnAnBnC X 00 011110C X 00 011110n00Cn+10111100110n000111101010Zn10011010101000110101001110010000101011110110000011111010状态分配方案(1)8方案(1)状态转换表当前状态输入Xn下一个状态输出ZnAnBnCnAn+1Bn+1Cn+10000

22、0101100110010110011110010010101000001100110110001000010010010101001111100111001011100011110110111111e.g.5.5 状态分配示例47用D触发器设计如下表的时序电路状态表状态分配方案(1)状态状态代码ABCS1000S2001S3010S4011S5100S6101S7110S8111当前状态下一个状态输出X=0X=1X=0X=1S1S3S211S2S7S800S3S6S100S4S4S500S5S3S200S6S4S511S7S6S111S8S7S8117状态分配方案(3)58状态分配方案(3)

23、S 001S10182S1S5000100S7S3S011S11164010110状态状态代码ABCS1000S2101S3111S4110S5100S6010S7011S8001次佳状态分配示例S2S8S1S5S3S7S4S6规则1(次态相同): S1S5, S2S8 , S3S7 , S4S6规则2(现态相同): S1S6 , S4S5, S2S3, S7S8规则3(输出相同): S1S6 S7S8, S2S3 S4S557Pre-sent S eNextS eOutPutX=0X=1X=0X=1S1S3S211S2S7S800S3S6S100S4S4S500S5S3S200S6S4S51

24、1S7S6S111S8S7S811次佳状态分配方案相邻状态分配法次态相同，现态相邻使下一个状态较少依赖于当前状态Qn+1=n , Wn)同一现态，次态相邻使下一个状态较少依赖于输入变量Qn+1=n , Xn)输出相同，现态相邻使输出较少依赖于当前状态Zn = Z(Qn , Xn)56状态分配(状态编码)55怎样选择最好的状态分配方案？ n个变量有2n种组合，用来对s个状态进行编码共有2n!/ (2n-s)!分配方案已证明，独立的状态分配方案数为(2n-1)!/ (2n-s)! n!遗憾的是：至今没有找到普遍有效的算法实现最佳状态分配，唯一途径是将所有分配方案都试个遍次佳状态分配方案：相邻状态分

25、配法，建立通用方，减少相关法Output & Exciion Equations(2)XnD QD QZnBCCPDA An 1 X nDB Bn 1 AnDC Cn 1 BnZ n Cn54D QAKarnaugh Maps(2)AnBnAnBnC X 00 011110C X 00 011110nn00000101An+1Bn+111111010AnBnAnBnC X 00 011110C X 00 011110n00Cn+10111100110n000111100000Zn011000000110111101101111001100110011001100001111111100008e

26、.g.5.2 同步时序设计设计一个2输入(A和B)，1输出(Z)同步时序电路，Z为1的条件是情形1：前两个时钟采样时刻，A输入值相同；情形2：从情形1出现时刻起，B的值一直为1。采样时刻65常用状态编码方案A19Sequential s e assignment (顺序赋值)ed s e assignment (分解赋值)一个大型状态机用若干小型状态机的集合来实现Cyclic-code assignment (循环码)多余状态较多激励方程简单One-hot assignment (单热点)多余状态很多激励方程简单，尤其适合s选1编码输出情形Almost one-hot assignment (

27、准单热点)相对于One-hot assignment，增加全0状态63哪种编码方案最佳？Digital Design：7.42nS时，存在未用状态(unused ses). 状态编码可根据应用要求选用两种方法最小成本法(Minimal cost)最小法(Minimal risk)62哪种编码方案最佳？A17Digital Design：7.4唯一途径是把所有编码方案都试一把状态编码：从2n种可能组合中选择S种编码n=3, S=5时，可能性(2n )！ S ! 6720种S！ (2n S )!采用相邻状态编码方案，或可根据应用选用两种处理方法61Output & Exciion Equation

28、s(3)XnD QD QCAZnCPDA An 1 CnDB Bn 1 X nDC Cn 1 BnZ n An60D QB状态分配方案(3)方案(3)状态转换表D A C现在状态输入Xn下一个状态输出ZnAn 1nDB Bn 1 X n DC Cn 1 Bn Z n AnS 001S10182S1S5000100S7S3S0111116S4010110AnBnCnAn+1Bn+1Cn+1000011111101110100110100101110010010000110011001100010001110110100100110111001011001011000100100111100119

29、逻辑综合Minimal cost approach最小成本法未用状态标识为无关项利用无关项，可以达到画简之目的最小成本法基于状态机不可能进入未用状态这一前提一旦状态机进入未用状态，行为不用预知因此，需要增加检查步骤：确认能进入正常状态71逻辑综合Minimal risk approach最小风险法Z232D1Q2 Q370状态编码状态编码Sequential含义S eInputs AB= 00 01 11 10Output Z初态InitS0 S0 S1 S10时钟采样时刻, A=0S0Ok0 Ok0 S1 S10时钟采样时刻, A=1S1S0 S0 Ok1 Ok10两个A输入相同, A=0O

30、k0Ok0 Ok0 Ok1 S11两个A输入相同, A=1Ok1S0 Ok0 Ok1 Ok11 ed : 其余空闲态下一状态均指向全0初态One-hotAlmost one-hot S0 S1 逻辑综合Minimal risk approach最小风险法基于状态机有可能进入未用状态的假设状态机每种未用状态，都明确其下一个状态为初始态、空闲态或其它”安全”状态常用设置全0状态68最简1X0X1XInit/0 0XS /0 1XS /0 0XOk /1 11Ok /1 1X01010X1001Moore机：输入AB0067状态表含义S eInputs AB= 00 01 11 10Output Z初态InitS0 S0 S1 S10时钟采样时刻, A=0S0Ok0 Ok0 S1 S10时钟采样时刻, A=1S1S0 S0 Ok1 Ok10两个A输入相同, A=0Ok0Ok0 Ok0 Ok1 S11两个A输入相同, A=1Ok1S0 Ok0 Ok1 Ok11最简状态表(最小化状态表)2输入(A和B