《可编程逻辑器件实验》课程教学大纲

1、可编程逻辑器件实验教学大纲一、课程基本信息课程代码：04130409 课程名称：可编程逻辑器件课程英文名称：The Progammable Logic Device课程所属单位：电气信息工程系电气自动化教研室课程面向专业：自动化、电气工程及其自动化、电子信息工程、通信工程。课程类型：不独立设课、选修课先修课程：数字电路技术 程序设计 学分： 1.5 学时：16 应开实验项目个数： 7 二、课程性质与目的（教学目的中要写明通过该课程的学习对学生知识、能力和素质的培养）通过本实验课程的实践，使学生掌握：1常用开发工具软件MAX+PLUS 的操作使用；2用EDA软件和PLD芯片进行电子系统设计的方法

2、和流程；3用原理图法进行系统设计输入的方法；4用VHDL语言进行系统设计输入的方法。三、课程内容与要求实验一： EDA软件的使用及基本门电路系列 （2学时）基本要求：掌握MAX+PLUS 的操作使用方法主要内容：项目文件的建议、不同输入法窗口的选择、器件选择、编译、引脚分配、下载等，原理图输入设计方法。主要仪器设备：电脑，MAX+PLUS II软件、EDA实验箱实验二：编码器系列、数据比较器系列、全加器系列基本要求：掌握VHDL输入设计方法主要内容：设计并实现一位全加器、编码器、数据比较器主要仪器设备：电脑，MAX+PLUS II软件、EDA实验箱实验三：逻辑门系列（2学时）基本要求：掌握VH

3、DL输入设计方法主要内容：设计并实现与门、或门、反相器、与非门、或非门、异或门等VHDL模型主要仪器设备：电脑，MAX+PLUS II软件、EDA实验箱实验四：基本组合逻辑电路的VHDL模型 （2学时）基本要求：掌握VHDL输入设计方法主要内容：设计并实现缓冲器、选择器、译码器、编码器、移位器、全加器的VHDL模型主要仪器设备：电脑，MAX+PLUS II软件、EDA实验箱实验五：基本时序逻辑电路的VHDL模型 （2学时）基本要求：掌握VHDL输入设计方法主要内容：设计并实现锁存器、触发器、寄存器、计数器的VHDL模型。主要仪器设备：电脑，MAX+PLUS II软件、EDA实验箱实验六：数字钟

4、 （4学时）基本要求：学习CPLD/FPGA的层次化设计方法主要内容：设计一个小时、分钟可调并可在整点前报警的数字钟主要仪器设备：电脑，MAX+PLUS II软件、EDA实验箱实验七：可编程电子密码锁的设计 （4学时）基本要求：掌握组合时序逻辑电路的综合应用主要内容：设计一个电子密码锁主要仪器设备：电脑，MAX+PLUS II软件、EDA实验箱四、学时分配实验学时分配表序号实验项目（或内容）名称实验学时实验类型每组实验人数说明验证性设计性综合性其它1EDA软件的使用及基本门电路系列222编码器系列、数据比较器系列、全加器系列223逻辑门系列224基本组合逻辑电路的VHDL模型225基本时序逻辑电路的VHDL模型426数字钟427可编程电子密码锁的设计2小计161214五、教学方法与教学要求 主要写明实验预习、实验指导与操作、实验报告等环节的内容及要求；