锁相频率合成器课程设计

1、湖南工业大学课程设计任务书2013 2014学年第2学期计算机与通信 学院通信工程专业 通信11XX班级课程名称：移动通信设计题目：锁相频率合成器完成期限：自 2014 年5 月 11日至 2014 年5月 19 日共1 周内容及任务一、设计的主要技术参数使用专用集成电路搭建49 MHz和46 MHz锁相频率合成器电路，为调频发 射机和接收机准备好移动通信的传输信道频率。每个频点的频带宽度25 kHz。 频率范围为 49-49.475 MHz，46-46.475 MHz。二、设计任务主要内容：利用专用集成电路TH71221外加晶振和电阻电容组成两个锁相频率合成器。 可以利用移动通信实验箱完成。

2、主要任务：完成电路设计；完成电路实际搭建和实现；完成锁相频率合成器的各项性能测试。三、设计工作量1周完成进 度 安排起止日期工作内容5月11日分组、任务分配、课题理解5月11日-5月15日功能分析、电路设计和实现5月15日-5月18日实验验证和测试5月19日总结、书写实验报告参 考 资 料李建东等.移动通信.西安电子科技大学出版社.2006.7吴伟陵.移动通信原理.电子工业出版社.2005.11蔡涛等译.无线通信原理与应用.电子工业出版社.2001.4及燕丽等.现代通信系统.电子工业出版社.2002.6.指导教师(签字)：年 月日系(教研室)主任(签字)：年 月日湖南工业大学课程设计资料袋计算

3、机与通信学院（系、部）20132014 学年第 2 学期课程名称 移动通信 指导教师陈卫兵 职称教授学生姓名 你懂得专业班级通信11xx班 学号 114082004题 目锁相频率合成器成 绩 起止日期2014年05月日 2014年05月给日目录清单序号材料名称资料数量备注1课程设计任务书12课程设计说明书13课程设计图纸张4源代码56移动通信设计说明书锁相频率合成器起止日期： 2014年05月日 至 2014年05月呈史日学生姓名你懂得班级通信工程11xx学号11408200400成绩指导教师（签字）计算机与通信学院2014年05月19日课题名称锁相频率合成器人数5人组长牛逼啊组员内容及任务一

4、、设使 机和接 范围为二、设主利 可以利主1.2.3.三、设1:计的主要技术参数1用专用集成电路搭建49 MHz和46 MHz锁相频率合成器电路，为调频发射 :收机准备好移动通信的传输信道频率。每个频点的频带宽度25 kHz。频率 49-49.475 MHz，46-46.475 MHz。:计任务要内容：用专用集成电路TH71221外加晶振和电阻电容组成两个锁相频率合成器。【用移动通信实验箱完成。:要任务：完成电路设计；完成电路实际搭建和实现；完成锁相频率合成器的各项性能测试。:计工作量周完成进 度 安排起止日期工作内容5月11日分组、任务分配、课题理解5月11日-5月15日功能分析、电路设计和

5、实现5月15日-5月18日实验验证和测试5月19日总结、书写实验报告参 考 资 料李建东等.移动通信.西安电子科技大学出版社.2006.7吴伟陵.移动通信原理.电子工业出版社.2005.11蔡涛等译.无线通信原理与应用.电子工业出版社.2001.4及燕丽等.现代通信系统.电子工业出版社.2002.6.指导教师(签字)：系(教研室)主任(签字)：锁相频率合成器一、设计的内容及任务主要内容：利用专用集成电路TH71221外加晶振和电阻电容组成两个锁相频率合成器。可以利用移动通信实验箱完成。主要任务：1.测量发射机锁相频率合成器输出频率与计算值比较，熟悉锁相频率合成原理及 输出频率及频道间隔的计算。

6、测量发射机锁相频率合成作为锁相调频器的调制频率特性，熟悉锁相调频原理。观察锁相频率合成器频道切换捕捉过程，了解环路捕捉过程机理。图1系统框图PD为鉴相器；LF为环路滤波器；VCO为压控振荡器，其振荡频率fv受控制电压uc的 控制而改变，一般有fV=f0+K0uc(1-1)式1-1中，f0为VCO的固有振荡频率，K0为压控灵敏度(单位Hz/V 或rad/S-V)；浏为程 序分频器，其分频比由CPU程序设置可变；-R为参考分频器，将稳定的晶体振荡器频率fR 分频得到环路的参考频率fr (一般为5KHz、6.25KHz、12.5KHz或25KHz等)。环路锁定时， PD的两个输入信号相差为0或固定值

7、，则频差为0，即fr=ff=fv/N故fv=Nfr(1-2)由式(1-2)可见，由CPU程序改变N的取值就改变了环路的输出频率，且所有频率都与 晶振频率具有相同的准确度与稳定度。由式(1-2)还可见，频道间隔最小可以等于fr,其实 际值由系统要求决定。一般模拟调频通信系统频道间隔 f =25KHz，若锁相频率合成器的 fr=5KHz，则N变化步长Nt。实际锁相频率合成器集成电路包含了图1-1电路框图中除LF及VCO以外的全部电路， 有的甚至包含两个这样的电路，分别用于接收机及发射机，称为双?匚匚频率合成器电路。锁相环频率合成器，其特征在于，其包括：一鉴频鉴相器；一电荷泵，该电荷泵的输入 端与鉴

8、频鉴相器的输出端相连；一低通滤波器，该低通滤波器的输入端与电荷泵的输出端相 连；一数模混合信号控制振荡器，该数模混合信号控制振荡器接收低通滤波器的信号和分频 数N信号；一 1/N分频器，该1/N分频器接收数模混合信号控制振荡器的信号；该1/N分频器 同时接收外部分频数的控制信号；由以上电路组成锁相环路，其中数模混合信号控制振荡器 由数字和模拟混合信号来控制，实现快速频率和相位锁定；其中数字信号直接确定数模混合 信号控制振荡器的频率；模拟信号控制数模混合信号控制振荡器的输出频率的精度；其中控 制1/N分频器的分频数N信号经过编码器产生数模混合信号控制数模混合信号控制振荡器的 数字控制信号，数字控

9、制信号用于控制数模混合信号控制振荡器。二、方案 一、设计方法采用模拟电路设计采用晶振与三极管以及两电容构成并联型品体振荡器，再将输出信号经过施密特触发器 整形，产生方波。此电路对电容的要求较高，且较为复杂麻烦，不稳定，故舍弃之。采用74LS04芯片采用74LS04中的三个非门与电容C1、电阻R1、R2构成晶振电路，由于电阻电容只是起 辅助作用，且产生的输出波形为占空比50%的方波，电路稳定可靠。故使用此电路作为方波 发生电路。二、1/N分频器的选定：1.选用BCD加法计数器若采用BCD加法计数器，在预置分频数时应求其关于9的补码预置，或者使用转换电路 进行转换，较为麻烦，故放弃使用。选用BCD

10、减法计数器若采用BCD减法计数器，在预置分配数时可直接输入BCD码，方便快捷，故选用减法器。三、电路设计1.晶体振荡器石英晶体，有天然的也有人造的，是一种重要的压电品体材料。石英品体本身并非振荡 器，它只有借助于有源激励和无源电抗网络方可产生振荡。只要在晶体振子板极上施加交变 电压，就会使晶片产生机械变形振动，此现象即所谓逆压电效应。当外加电压频率等于晶体 谐振器的固有频率时，就会发生压电谐振，从而导致机械变形的振幅突然增大。型号traLPd54/740412ns8ns60mW54/74H046ns6. 5ns140mW5474S043ns3nsLlSinW54V4L.S049ns10nsL.

11、2mWw图2电特性典值74LS04为六组反相器，共有54/7404、54/74H04、5474S0、5474LS04四种线路结构形式，其主要电特性典值如图2：PIN ARRANGEMEN1E-lY 上-刁“攻口 ?v l 1 hT图3引脚图如图3本实验使用一种TTL品体振荡器，品体的频率点可以在很高的范围内选择，如数百 赫兹到数十兆赫兹，由于需要，选择4.096MHz的石英品体作为振荡品体。由于振荡频率较高， 门也应选中较高速的74LS04，门的偏置电阻也将随门的类型改变而适当的调节，以确保最佳工作状态。74LS04使用5V直流稳压供电，在U1C 口，即引脚6，将得4.096MHz的方波输出。

12、 一.1/M分频器1、1/M分频器电路原理由于晶振电路输出为频率为4.096MHz的方波，欲获得1KHz、2KHz、4KHz的方波，则应进 行分频。获得1KHz分频M1为4.096*10/103=4096=212；同理2幻2、4KHz的分M2M3应当分别为 211、210。故可采用3片集成四位二进制计数器(74LS293)进行级联构成(如图3-2-2)，最大 分频正好为212。图3-2-1为74LS04真值表，74LS293为二、八、十六进制计数器。R0(1)、R0(2)为异步清 零端，R0(1)、为高电平时，不管时钟输入CKA、CKB状态如何，即可以完成清零功能。当 R0(1),R0(2)中

13、有一个为低电平时，在CKA、CKB脉冲下降沿作用下进行计数操作：将CKB与 连接，计数脉冲由输入。图3-2-1 74LS293真值表在QA,QB,QC,QD得到二、四、八、十六 分频。CKA为二分频输入端，QA为二分频输出。CKB为八分频输入端，QB、QC、QD为八分频 输出端。迎1)迎2】耶驻畔)如 QC卜CEE QDQAQE国 0 朋 gCEB图4 1/M分频电路四、1/N可编程分频器一、74LS192为实现0-9999的可编程1/N分频器，我们使用了4片74LS192 BCD码可逆计数器，使用其 减法功能。其电路图如图4-2，信号由图中的input 口输入，从output 口输出，分频数

14、M的BCD码最高位与U4D对应，依次往下为U4C、U4B、U4A、U3DU1A。74LS192为可预置的十 进制同步加/减法计数器。其引脚功能及真值表如图5。MRPLCPUCPDMODE工作模式HxXxReset (Asyn.jWLLXXPreset (Asyn.)fSSLHHHNo Change保持-HA.HCount Up加计数LHHCount DowN减计数图5 74LS192真值表CPU为加计数时钟输入端。CPD为减计数时钟输入端。LD为预置输入控制端，异步预置。CLR为复位输入端，高电平有效，异步清除。CO为进位输出：1001状态后负脉冲输出。BO为借位输出：0000状态后负脉冲输出

15、。A、B、C、D分别为预置输入口。QA、QB、QC、QD为计数输出口。二、1/N可编程分频器工作原理现结合上例简单介绍1/N可编程分频器的工作原理。当电路稳定工作后（即第一次重置 信号U4-13输出重置脉冲重置电路），每从input 口输入一个周期的信号，U1内的数便减1， 当U1内数减至0000并再次进入下一信号周期时，U1-13口输出借位信号脉冲，U2在收到这个 脉冲信号后执行减一操作，由于U1 DIV=10，故皿进入模为10的减法循环。以后每经过10个 信号周期，U1再次输出一个借位信号，U再次减1。U2内数减少到0，并再次收到借位信号的 时候，向U3输出借位信号，U3减1。由此往复，直

16、到U4内的数全减为0并且U3再次传来借位 信号时，U4输出重置信号，将U1、U2、U3、U4内数重置。完成一次完整循环。现在输入BCD 码为0001001000110100，则需要经过 1*10*10*10+2*10*10+3*10+4=1234 次信号周期才输出一 个重置信号，完成一次完整循环，故分频数N=1234。五、锁相环电路原理为实现N倍频，需要使用锁相环电路。锁相的意义是相位同步的自动控制，能够完成两 个电信号相位同步的自动控制闭环系统叫做锁相环，简称PLL。它广泛应用于广播通信、频 率合成、自动控制及时钟同步等技术领域。锁相环主要由相位比较器（PC）、压控振荡器（VCO）。 低通滤

17、波器三部分组成。Y0图6锁相环电路原理如图5,压控振荡器的输出Uo接至相位比较器的一个输入端，其输出频率的高低由低通 滤波器上建立起来的平均电压Ud大小决定。施加于相位比较器另一个输入端的外部输入信号 Ui与来自压控振荡器的输出信号Uo相比较，比较结果产生的误差输出电压U正比于Ui和Uo 两个信号的相位差，经过低通滤波器滤除高频分量后，得到一个平均值电压Ud。这个平均值 电压Ud朝着减小VCO输出频率和输入频率之差的方向变化，直至VCO输出频率和入信号频率 获得一致。这时两个信号的频率相同，两相位差保持恒定（即同步）称作相位锁定。本实验 使用CD4046锁相环电路。六、锁相频率合成器的系统测试

18、在完成器件的选用、理论分析、等一系列工作后，开始对系统的性能进行测试。对系统 测试的性能指标主要有以下几个方面：频率工作范围，主要是指频率合成器的工作频率范围。频率间隔，主要是指相隔之间的最小间隔即频率合成器的分辨力。频率转换时间，是指从一个工作频率转换到另一个工作频率并达到稳定工作所需要的时 间，包括电路的延迟时间和锁相环路的捕捉时间。频率稳定度和精确度，频率稳定度是指观测时间内合成器输出频率偏离标称值的程度。 准确度则表示实际工作频率与标称值之间的偏差。频谱纯度，指输出信号接近正弦波的程度。测试过程:测分频器R：电源电压加至12V,在输入端加上信号源，输出信号引入示波器观察输出波 形，调节信号源的幅度，经过分频器分频输出的信号与理论输出信号频率相同说明输入信号 已经达到最低幅度的要求。Vcc (V)Vin （正弦波）Ein （方波）55.5638Up-p4. 70 Up-p1010.7925 Lp-p8. 90 Up-p1212. 9625 Up-p10. 94 Up-p1516.2175 Lp-p13. 34 Up-p图7测试数据测试锁相环：测锁相环输出端，调节可编程分频器CC40103，测得频率应与R分频器的 输出频率与可编程分频器的预置数的乘积相等说明达到要求。测电源电压与输入电压的关