SOC中的IP复用技术

1、SOC中的IP复用技术孟庆安电子科学与技术系0809U2817551IP核是指用于产品应用专用集成电路（ASIC）或者可编辑逻辑器皿FPGA）的逻辑块IP核是指用于产品应用专用集成电路（ASIC）或者可编辑逻辑器皿FPGA）的逻辑块让其他用户可以直接调用这些模块，避免重复劳动，CPLD/FPGA的规模越来越大，设计越来越复杂，使用,用硬件描述语言HDL或C语言写成,是对设FIR滤波器，SDRAM控制器，网表和用于功能仿真的行为模拟以及用于测试的或数据块。将一些在数字电路中常用但比较复杂的功能块，如PCI接口等等设计成可修改参数的模块，这样就大大减轻了工程师的负担。随着IP核是一个发展趋势IP核

2、的知识产权核心分为三大种类：硬核，固核和软核。软核通常在抽象的、较高层次的功能描述计的算法级或功能级描述,包括逻辑描述、IP核是指用于产品应用专用集成电路（ASIC）或者可编辑逻辑器皿FPGA）的逻辑块IP核是指用于产品应用专用集成电路（ASIC）或者可编辑逻辑器皿FPGA）的逻辑块IP核是指用于产品应用专用集成电路（ASIC）或者可编辑逻辑器皿FPGA）的逻辑块IP核是指用于产品应用专用集成电路（ASIC）或者可编辑逻辑器皿FPGA）的逻辑块文档,软核需要综合、进行布局布线等。它的特点是灵活性大、可移植性好,用户能方便地把RTL和门级HDL表达的软核修改为应用所需要的设计,综合到选定的加工工

3、艺上。但与IP核是指用于产品应用专用集成电路（ASIC）或者可编辑逻辑器皿FPGA）的逻辑块IP核是指用于产品应用专用集成电路（ASIC）或者可编辑逻辑器皿FPGA）的逻辑块硬核相比,可预测性差,设计时间长。硬核的电路布局及其与特定工艺相联系的物理版图是固定的,包括全部的晶体管和互连掩膜信息,完成了全部的前端和后端设计并已被投片验证正确,特点是提供可预测的性能和快速的设计,可以被其他设计作为特定的功能模块直接调用，硬核给用户提供的是封装好的行为模型，用户只能从外部测试硬件的特性，无法得到真正的电路设计固核在软核基础上开发,是介于硬IP和软IP之间的IP,是一种可综合的、并带时序信息以及布局布线

4、规划的设计,以RTL代码和对应具体工艺网表的混合形式提供。固核可以根据用户的需要进行修改,使他适合于某种可实现的工艺过程。允许用户重新确定关键的性能参数。软核与硬核相比具有最大的灵活性，用户能把RTL和门级HDL表达的软核修改为自己所需要的设计，综合到选定的厂商工艺上通过布局布线实现具体电路。硬核的功能最容易测定,具有工艺相关性,灵活性最小，知识产权的保护比较简单，但是使用不灵活。软核的实用性最低,软核的质量以及硬件实现效率较难评估。固核具有一定的工艺独立性,由于在设计中考虑了时序等关键问题,因此能保证设计源码的可综合性和物理实现效率。从完成IP模块设计所花费的代价来看，硬核代价最高；从使用的

5、灵活性来看，软核的可重复使用性能IP核是指用于产品应用专用集成电路（ASIC）或者可编辑逻辑器皿FPGA）的逻辑块IP核是指用于产品应用专用集成电路（ASIC）或者可编辑逻辑器皿FPGA）的逻辑块IP核是指用于产品应用专用集成电路（ASIC）或者可编辑逻辑器皿FPGA）的逻辑块IP核是指用于产品应用专用集成电路（ASIC）或者可编辑逻辑器皿FPGA）的逻辑块最高。提供固核的厂家很少。SoC技术已成为21世纪集成电随着集成电路深亚微米设计技术、制造技术的迅速发展，路设计的主流，成为当今超大规模集成电路的发展趋势，为全球半导体产业的发展带来了前所未有的广阔市场和发展机遇。SoC以其高速、高集成度和

6、低功耗的显著特点不仅大大降低了整机的体积、成本，而且促进了整机系统更新换代的速度。基于IP复用技术的SoC设计会提高SoC的效率和可靠性,可以有效提高设计能力,节省设计人员,缩短产品上市的周期,能够充分利用现有的资源了很大的灵活性,使芯片的设计从以硬件为中心转向以软件为中心的设计,而是在IP核和接口的设计以及IP核的复用设计,降低产品的成本，给SoC带来,芯片设计不再是门级IP核复用技术大大降低了SoC模块设计的难度。IP核作为SoC的重要支撑部分，其质量的好坏、数量的多少、系统整合的难易、保护是否得力以及成本等因素越来越成为影响SoC发展的重要因素。在国外，IP核专营公司日见增多。目前自主开

7、发和经营IP核的公司有ARM、MIPSTechnologies、Rambus及VirageLog等。以ARM公司为例，从1985年设计开发出第一块RISC处理器IP核模块，到1990年首次将其IP核专利权转让给Apple公司，到目前全球共有诸如IBM、TI、Philips、NEC、Sony等几十家公司采用其IP核开发自己的产品。赛迪顾问数据显示，IP核作为在集成电路产业中增长最快的一部分，1998年IP核的销售额为3.6亿美元，1999000IP核市场规模为4.2亿美元，2000年这一数字为6.2亿美元，到了2004年销售总额急增到29.4亿美元，到2007年IP核的销售额将达40亿美元以上。

8、中国对SoC/IP产业非常重视，信息产业部于2002年批准成立了“信息产业部集成电路IP标准工作组（IPCG）”，负责制定中国的IP核技术标准，后来又成立了“信息产业部软件与集成电路促进中心（CSIP）”和“上海硅知识产权交易中心（SSIPEX）”，表明中国的IP核交易基础机构已经逐步建立起来，为IP核标准的应用和推广奠定了基础。20040，由CSIP筹建的国家IP核库正式建成，并开始正式向集成电路/SoC设计商、制造商提供服务。200508月由信息产业部软件与集成电路促进中心CSIPDD大唐微电子、神州龙芯、苏州国芯、中芯国际等8家单位发起的“中国硅知识产权产业联盟”（简称中国IP联盟）在北

9、京正式成立。首批加入联盟的企事业单位有51家，包括国内各地集成电路设计企业、科研机构、国内外硅知识产权（IP核）提供商，世界著名EDA工具提供商以及集成电路制造企业。“十五”计划期间，我国已完成了上海、北京、西安、无锡、成都、杭州、深圳等7个国家集成电路设计产业化基地建设，给众多中小集成电路设计企业搭建SoC技术平台，购进了大量EDA设计工具，并低价租给各地的集成电路设计公司使用，这在一定程度上缓解了中小企业资金投入有限的问题。目前国内购买的IP核产品，18%来自境外代工厂，29%来自境内代工厂，35%来自境外IP核供应商，11%来自境内IP核供应商，只有7%是共享交换IP核。由此可见，本土I

10、P核的发展还远远不能满足中国需求。中国的IP核产业起步较晚，规模很小，IP核产业存在设计种类少，经过验证的IP核寥寥无几等问题，对纯粹依靠IP核经营的公司屈指可数，IP核经营、设计服务经营同时进行。SoC设计和产业化形成了瓶颈。截止到目前为止，国内多数公司在涉足IP核行业时极为谨慎，南山之桥、苏州国芯、神州龙芯和登颠微电子等国内企经常是ASIC经营、业成为第一批以IP核为主要方向的公司正处于起步发展阶段。目前，中国IP核已经有了一些成功应用的先例：从2005年开始，神州龙芯已开始对外提供IP核产品，目前在AVS测试芯片已经采用了2个龙芯IP软核，一个用于控制，另一个用于解码；上海富瀚H.264

11、的高清解码器IP核已经被全球著名的芯片设计公司购买了授权，开创了国内创业公司对国外大公司进行IP出的嵌入式处理器软核二十世纪九十年代末，可编程逻辑器件（PLD）的复杂度已经能够在单个可编程器件内实现整个系统，可编程片上系统（SOPC）已成为现实。Altera将可编程器件的优势拓展到嵌核授权的先例。由此可以看出S0C中的IP复用技术在当今世界所占分量，这里我用具体事例说明，因条件限制，我只能使用已有的设计实例，在之前先介绍下NiosII嵌入式处理器是嵌入式系统的核心，有硬核和软核之分。其中，嵌入式处理器软核以其更大的使用灵活性，更低廉的成本，受到了研发人员和市场的广泛欢迎。Altera公司最新推

12、NiosII更是软核处理器中的先进代表，它已经快速的渗透到教学、科SOPC的发展研以及生产等各个方面，积极的推动着嵌入式技术、入处理器的开发设计中，推出了成功的产品。20000,Altera发布了Nios处理器，这是AlteraExcalibur嵌入处理器计划中的第一个产品，是第一款用于可编程逻辑器件的可配置软核处理器。2004年6月,Altera公司在第一代Nios取得巨大成功的基础上，又推出了更加强大的NiosII嵌入式处理器。它采用32位的RISC指令集，32位数据通道，5级流水线技术，可在一个时钟周期内完成一条指令的处理。与Nios相比，NiosII处理器拥有更高的性能和更小的FPGA

13、占用率，并且提供了强大的软件集成开发环境NiosIIIDE,所有软件开发任务包括编辑、编译、调试程序和下载都可以在该环境下完成。有快速型Altera公司将NiosII处理器以IP1IntellectualProperty知识产权)核的方式提供给设计者，(NiosII/f)、经济型(NiosII/e)和标准型（NiosII/f）三种处理器内核，每种内核都对应不同的性能范围和资源成本。设计者可以根据实际的情况来选择和配置处理器内核，轻松的创建一款“完美”的处理NiosII系统的开发主要可以分为两大步：搭建硬件平台和针对目标平台编写应用软件程序。Altera公司设计的开发工具SOPCBuilder，

14、将所有和处理器子系统相关的底层详细资料集中到这个工具中，让用户完全置身于直观的图形界面下添加和配置所需的处理器和功能部件，并自动完成包含定义存储器映射、中断控制和总线控制在内的系统配置工作，使得开发工作简单化，设计者能够更加着眼于系统的功能而无须拘泥于过多的细节。集成于SOPCBuilder中的NiosIIIDE，采用绝大部分设计者非常熟悉的标准GNU环境，能够让设计者在其中完成所有的软件开发任务。搭建硬件平台所需的工作如下：（1）硬件开发的主要工作是构建NiosII系统模块。在SOPCBuilder中选取合适的CPU、存储器以及外围器件（如片内存储器、PIO、UART和片外存储器接口），并通

15、过参数的设计定制它们的功能。部件选择完成后，使用QuartusII软件选取具体的Altera可编程器件系列，并对SOPCBuilder生成的HDL设计文件进行布局布线，生成NiosII系统模块；（2）将生成的NiosII系统模块加入到QuartusII工程下的顶层设计文件，为NiosII系统模块的I/O端口分配管脚或者连接FPGA内部逻辑。I/O管脚分配后，进行编译，系统生成配置文件；（3）使用QuartusII编程器和Altera下载电缆，下载配置文件到开发板。当硬件设计校验完成后，可以将配置文件下载到开发板上的非易失存储器里。下载完硬件配置文件后，软件开发者就可以把此开发板作为软件开发的初

16、期硬件平台对软件功能进行开发验证。软件开发流程归纳如下：（1）在用SOPCBuilder进行硬件设计的同时，就可以开始编写独立于器件的C/C+软件，比如算法或控制程序，并可以使用现成的软件库和开放的操作系统内核来加快开发进程。lSdram软件程序，异常处理存储器；2）在NIOSIIIDE中建立新的软件工程，这时，IDE会针对目标硬件平台自动生成一个定制HAL系统库，这个库能为程序和底层硬件的通信提供接口驱动程序。（3）使用NIOSIIIDE对软件工程进行编译、调试，运行。具体应用如下：NiosII在汽车行驶记录仪中的应用汽车行驶记录仪是对车辆行驶速度、时间、里程以及有关车辆行驶的其它状态信息进

17、行记录存储并可通过接口实现数据输出的数字式电子记录装置。采用基于嵌入式处理器NiosII的SOPC技术来设计汽车行驶记录仪的优势如下：（1）汽车行驶记录仪需要存储、传输数据，必要时还需具备显示和警报功能，系统接口较多，SOPCBuilder提供了大量的接口IP核供用户选择，使得设计方便快捷，能够大大的缩短开发工期。（2）汽车行驶记录仪因其特殊的工作环境，要求尽可能的减小产品体积并提高系统的可靠性，SOPC的特点就是在FPGA上高度集成，尽量减少芯片外部连线，十分符合汽车行驶记录仪对体积和可靠性的要求。（3）汽车行驶记录仪应该具备适应用户需求变化的能力，具备良好的可扩展性和升级特性。可编程逻辑器

18、件FPGA以及NiosII的特点使得通过对软件代码的更新就可以完成系统的维护和升级。具体系统如图：NiosD处理器8中断AlSdram软件程序，异常处理存储器；lSdram软件程序，异常处理存储器；僚感器信匸A言号控制信号输入信号处理摸块匚输入pi6输入PIO外部存睹器接口RS232通信接口lSdram软件程序，异常处理存储器；NiosII系统模块：中央控制单元。包含NiosII处理器，Avalon总线，中断时钟以及与外设的接口。控制程序由运行在NiosIICPU上的软件完成，负责对信号的采集，处理和存储操作，并控制通信过程；信号输入部分：接收外部传感器和开关量信号，并进行处理，将处理后的数据

19、送到NiosII系统模块的数据采集端口（PIO）；存储器部分：存储采集的数据；通信模块：采用RS-232，负责与分析仪之间的通信。根据各个部分的功能和开发板的配置（本项目所用的开发板为StratixlslO,FPGA的型号为:EP1S10F780C6）,需要用到的外围器件有：对模拟输入信号进行模数转换的ADC0809；用于试验中存储数据的SRAM存储器；用于试验数据备份的Flash存储器；装载软件程序、异常处理的SDRAM存储器；记录仪与分析仪之间的通信接口RS232；用于超速报警的LED；按照系统的硬件规划，在SOPCBuilder需要添加如下IP模块:NiosII32位CPU软核处理器；I

20、nterval_timer中断时钟，每0.2秒发出中断；Keydoor_pio接收钥匙门信号的输入；Power_off_pio接收掉电信号的输入；Vehicle_speed_pio连接车速传感器输出脉冲计数器的输出端；lSdram软件程序，异常处理存储器；lSdram软件程序，异常处理存储器；lRotate_speed_piolInitial_piolAdc_control_piolAdc_eoc_piolAdc_data_piolSwitch_input_pioOver_speed_alarm_pio连接超速报警LED；连接曲轴传感器输出脉冲计数器的输出端系统复位端口；ADC0809控制端口；连接ADC0809转换结束指示引脚；连接ADC0809的8个