7段数码显示译码器设计_第1页
7段数码显示译码器设计_第2页
7段数码显示译码器设计_第3页
7段数码显示译码器设计_第4页
7段数码显示译码器设计_第5页
已阅读5页，还剩1页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、附表1：广州大学学生实验报告开课学院及实验室：物理与电子工程 电子楼317 2016年 4 月 28 日 学 院物电学院年级、专业、班电子131姓名李颖康学号1319200024实验课程名称EDA技术实验成绩实验项目名称7段数码显示译码器设计指 导 教 师宋沛一、实验目的：学习7段数码显示译码器设计；学习VerilogHDL的多层次设计方法。二、实验内容：（1）首先按7段译码器真值表，完成7段BCD码译码器的设计。作为7段BCD码译码器，输出信号LED7S的7位分别接如图4-1数码管的7个段，高位在左，低位在右。例如当LED7S输出为“1101101”时，数码管的7个段：g、f、e、d、c、b

2、、a分别接1、1、0、1、1、0、1；接有高电平的段发亮，于是数码管显示“5”。 （2）设计该译码器，在QuartusII上对其进行编辑、编译、综合、适配、仿真，给出其所有信号的时序仿真波形（提示：用输入总线的方式给出输入信号仿真数据）。引脚锁定及硬件测试。建议选实验电路模式6，用数码8显示译码输出， 键8/7/6/5四位控制输入，硬件验证译码器的工作性能。（3）将设计加入4位二进制计数器，经上面设计的16进制7段译码器显示。三、实验HDL描述：7段数码显示译码器： module DECL7S (A,LED7S); input3:0 A; output6:0 LED7S; reg6:0 LED

3、7S; always (A) case(A) 4b0000 : LED7S = 7b0111111; 4b0001 : LED7S = 7b0000110; 4b0010 : LED7S = 7b1011011; 4b0011 : LED7S = 7b1001111; 4b0100 : LED7S = 7b1100110; 4b0101 : LED7S = 7b1101101; 4b0110 : LED7S = 7b1111101; 4b0111 : LED7S = 7b0000111; 4b1000 : LED7S = 7b1111111; 4b1001 : LED7S = 7b110111

4、1; 4b1010 : LED7S = 7b1110111; 4b1011 : LED7S = 7b1111100; 4b1100 : LED7S = 7b0111001; 4b1101 : LED7S = 7b1011110; 4b1110 : LED7S = 7b1111001; 4b1111 : LED7S = 7b1110001; default : LED7S = 7b0111111; endcaseendmodul四、仿真结果：7段数码显示译码器：四位二进制计数器：计数器和译码器连接电路原理图：仿真结果：五、引脚锁定：六、硬件测试结果：七、实验心得:通过这次实验，理解了7段数码管显示译码器的原理和设计流程。八、思考题无说明：各学院

人人文库> 全部分类> 教育资料 > 辅导培训

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论