cy7c68013入门必读基础指导

1、EZ-USB FX2目标：CY7C68013A-56 的使用入门指导123熟悉CY7C68013A-56的管脚；理解 FX2 的 Slave FIFO 读写传输模式；使用CPLD 往 FX2读写数据；硬件环境：2 USB Blaster 或者 ByteBlasterII环境QuartusII 8.0EZ-USB Control PanelKeil C51 编译器需要查看的资料：电缆1.CY7C68013.pdf。2.FX2 TechRefManual.pdf 技术手册。第一部分 56 个管脚的 FX2 信号定义USB CPLD 开发板上使用的是 56 个管脚的 CY7C68013A，它有 16

2、 位数据总线，读写控制信号和 PA 口控制信号工作在 Slave FIFO 模式下 FD15:0表示 FIFO的数据总线管脚，SLRD 是读信号，SLWR 是写信号，SLOE 是总线输出三态使能信号，FIFOADDR1:0是 FIFO 端点地址选择信号以及 IFCLK 时钟信号。以上是比较重要的信号，其他信号定义见。看下图可以直观的看出的管脚配置情况。第二部分 FX2 的 Slave FIFO 同步模式配置Slave FIFO 模式是 FX2 最常用的模式。工作于 Slave FIFO 模式下，该就像一个USB FIFO。一端接 USB 口，另外一端就是一个简单的 FIFO 接口。USB 的数

3、据直接从上位机传递到该 FIFO 中，用户可以直接用现成的驱动程序和固件程序进行开发，省去了很多熟悉 USB 协议和驱动开发的工作。下图是中Slave FIFOs 的结构框图。其有 4 块可寻址的 FIFO，它们对应 USB的 4 个独立物理端点，通过 FIFOADR1:0来选择，在实际使用中，进行数据传输前，先用FIFOADR1:0信号使能 FIFO 端点，然后才对相应的端点进行数据传输。FIFO 可以工作在同步模式也可以工作在异步模式，通常和 FPGA 相连接时都使用同步 FIFO，同步模式需要IFCLK 的参与(IFCLK 信号可以由外部提供，也可以由产生。在使用同步方式,使用IFCLK

4、 时，输出同步时钟 IFCLK 信号跟外部信号和数据同步)。FIFO 的总线宽度可以设置为 8 位或者 16 位。FLAGA、FLAGB、FLAGC、FLAGD 可以配置为 FIFO 空、满的状态，FPGA 可以通过这些状态信号来决定是否对 FIFO 进行读写。同步写时许波形在里面的描述如下：为了能够快速对 FX2有个感性认识，这里通过固件配置 FX2 的工作状态，然后用CPLD 来对 FX2 进行写操作。CY7C68013 固件程序，设置同步 FIFOEP8 AUTO IN ；配置 IFCONFIG 寄存器值（0 xe3），使得 FIFO 工作于外部时钟，且正向输出到 IFCLK管脚，同步

5、Slave FIFO 模式。配置 PINFLAGSAB 寄存器值（0 x98），使得 FLAGB 表示端点 8 FIFO 满标志, FLAGC表示端点 8 空标志.配置说明 FLAGA/CTL0PFFLAGB/CTL1-FF-LED0-FULLCPLD PIN 60FLAGC/CTL2-EP-LED2-EMPTYCPLD PIN 59配置EP8FIFOCFG 寄存器为（0 x11），使得 FIFO 工作于 AUTOIN=1 和 16 位宽模式（4） 所有信号都采用低电平有效方式。其它配置都按照模版程序的默认配置固件代码配置程序见下表：oid TD_Init(void)/ Called once

6、 at startupREVCTL = 0 x03; / MUST set REVCTL.0 and REVCTL.1 to 1 SYNCDELAY;FIFORESET = 0 x80; / reset all FIFOs SYNCDELAY;FIFORESET = 0 x02; SYNCDELAY; FIFORESET = 0 x04; SYNCDELAY; FIFORESET = 0 x06; SYNCDELAY; FIFORESET = 0 x08; SYNCDELAY;FIFORESET = 0 x00;SYNCDELAY; IFCONFIG = 0 x43;/ use slave F

7、IFO/ this defines the externalerface to be the following:/ use IFCLK pin driven by external logic (5MHz to 48MHz) ns driven sync by external master/ this lets the FX2 auto commit IN packets, gives theerfacEP8FIFOCFG = 0 x0D;/ ability to send zero length packets,/ and sets the slave FIFO dataEP8CFG =

8、 0 xE0;erface to 16-bits/ sets EP8 valid for INs/ and definespofor 512 byte packets, 2x buffered/ defines FLAGA as prog-level flag, poed toPINFLAGSAB = 0 x00; FIFOADR1:0 SYNCDELAY;PINFLAGSCD = 0 x00;by/ FLAGB as full flag, as poed to by FIFOADR1:0/ FLAGC as empty flag, as poed to by FIFOADR1:0/ wont

9、 generally need FLAGD PORTACFG = 0 x00; FIFOPINPOLAR = 0 x00; SYNCDELAY; EP8AUTOINLENH = 0 x02; SYNCDELAY; EP8AUTOINLENL = 0 x00; SYNCDELAY;EP8FIFOPFH = 0 x82; SYNCDELAY; EP8FIFOPFL = 0 x00;SYNCDELAY;/ used PA7/FLAGD as a port pin, not as a FIFO flag/ set all slave FIFOerfacns aive low/ you can defi

10、ne these as you wish,/ to have the FX2 automatically limit INs/ you can define the programmable flag (FLAGA)/ to be active at the level you wish/ out endpos do not POR (er-on reset) armedEP2BCL = 0 x80; SYNCDELAY;EP2BCL = 0 x80;/ since the defaults are doubuffered we must/ write dummy byte counts twice/ arm EP2OUT & EP4OUT by writing to the byte count w/skip.SYNCDELAY; EP4BCL = 0 x80; SYNCDELAY;EP4BCL = 0 x80;第三部分 使用 CPLD 往 FX2写数据这里演示的是用上位机的EZ-USB Control PanelUSB的端点8 发送的数据，因此 CPLD 里需要做端点 8 的 FIFO 写数据操作。CPLD（1）（