计算机组成原理复习资料-普通用卷

1、 山东工商学院2020学年第一学期 计算机组成原理课程 试题 A卷 （考试时间：120分钟，满分100分）特别提醒：1、所有答案均须填写在答题纸上，写在试题纸上无效。2、每份答卷上均须准确填写函授站、专业、年级、学号、姓名、课程名称。一 计算题 (共8题 ，总分值8分 )1. 设某计算机的中断响应优先级为12345，中断屏蔽字的设置如下表所示，假设1表示屏蔽，0表示允许。求中断处理的优先级？并画出在时刻0同时有1、3、5、4四个中断请求，画出中断响应图。 （1 分） 2. 若X= , Y= ，求X+Y ，XY的浮点数。设其浮点格式为：阶码5位，单符号、移码表示；尾数7位，单符号，用小数补码表示

2、，共12位。（采用恒置1舍入规则，计算要有过程） （1 分）3. 若主存8MB,高速缓存8KB,按512B分块，Cache-MM层次采用全相联映象，问：a)MM，Cache各分多少块，并画出MM与Cache的地址格式，注明各部分的名称和长度。b)若由相联存储器实现MM-Cache地址变换，问该相联存储器应包含几个单元，每个单元几位？ （1 分）4. 已知X=0.1110，Y0.1101，用补码一位乘法计算XY。（要求有过程） （1 分）5. 设浮点数字长12位，尾数6位，数符2位（变形补码表示），阶码3位，阶符1位（移码表示），按照上述格式X浮=00 101100;1 010，Y浮=11 01

3、0110;1 011（;前为尾数，;后为阶码。求X+Y浮,X-Y浮，要求写出运算步骤及结果 （1 分）6. 主存高速缓冲存储器采用组相联映像方式（组间直接，组内全相联），块大小为256B，高速缓存包含32个字块，每一组包含4个字块，主存容量为4096个字块。（1）画出主存与缓存的地址格式（标出各字段名称）。（2）地址变换表应包括多少个存储单元？每个单元几位？每次参与相联比较的单元为多少位？ （1 分）7. 一台有3个盘片的磁盘组，共有4个记录面，转速为5400转/分，盘面有效记录区域的外直径为30cm，内直径为20cm，记录位密度为210位/mm，磁道密度为10道/mm，盘面分为16个扇区，每

4、个扇区1024个字节，设磁头移动速度为2m/s。（1）试计算盘组的格式化容量（以字节为单位）。（2）计算该磁盘的数据传输率（以字节/秒为单位），平均寻道时间和平均旋转等待时间。 （1 分）8. 用补码一位乘计算XY补,列出计算过程，并写明每步所做的操作。X= + 0.1010 Y= 0.1001 （1 分）二 填空题 (共10题 ，总分值10分 )9. 中断的主要特征是程序切换程序切换和_。 （1 分）10. 开发并行性的措施包括_重叠、资源重复、_和并行算法。 （1 分）11. 主存的性能指标中衡量速度的指标有存取时间tA和存储周期tm，两者之间的大小关系是_。 （1 分）12. 主存的性能

5、指标中衡量速度的指标有存取时间tA和存储周期tm，两者之间的大小关系是_。 （1 分）13. 中断的主要特征是程序切换程序切换和_。 （1 分）14. Cache的内容是主存程序中_的拷贝 （1 分）15. Cache的内容是主存程序中_的拷贝 （1 分）16. 开发并行性的措施包括_重叠、资源重复、_和并行算法。 （1 分）17. 存储体系中，CacheMM层次主要解决存储器_的问题，MMVM层次主要解决存储器_的问题。 （1 分）18. 16位二进制补码表示的有符号小数的表数范围是_其最小值的二进制编码表示为_ （1 分）三 判断题 (共16题 ，总分值16分 )19. 在设计微指令格式时

6、，若采用字段直接编码时，应将互斥的微命令编在同一字段，相容的微命令编在不同的字段 （1 分）（）20. X移+Y移=X+Y移 （1 分）（）21. 相联存储器的最大特点是：相联存储器可以进行并行查找，可以根据数据找到数据所在的地址或其他数据。 （1 分）（）22. 8421码加法，只有在两位8421码相加结果大于16时，才应加6修正。 （1 分）（）23. 中断的两个重要特征是程序切换和随机性。 （1 分）（）24. FLASH存储器属于磁存储器。 （1 分）（）25. 在电子计算机中一般将运算器和控制器合称为ALU。 （1 分）（）26. 在电子计算机中一般将运算器和控制器合称为ALU。 （

7、1 分）（）27. 存储器速度指标参数，存储时间要大于存储周期。 （1 分）（）28. 计算机中常用的舍入方法有截断法，恒置1法、0舍1入法和查表法。 （1 分）（）29. 叁总线的运算器和双总线的运算器相比，其运算速度更快，所需的暂存器数目也更多。 （1 分）（）30. 中断的两个重要特征是程序切换和随机性。 （1 分）（）31. 叁总线的运算器和双总线的运算器相比，其运算速度更快，所需的暂存器数目也更多。 （1 分）（）32. 在设计微指令格式时，若采用字段直接编码时，应将互斥的微命令编在同一字段，相容的微命令编在不同的字段 （1 分）（）33. FLASH存储器属于磁存储器。 （1 分）

8、（）34. X移+Y移=X+Y移 （1 分）（）四 简答题 (共24题 ，总分值24分 )35. 寻址方式引入寄存器的优缺点。 （1 分）36. DMA与中断的区别。 （1 分）37. Von Neumann机的硬件基本组成（只需给出图）。 （1 分）38. 主存高速缓冲存储器采用组相联映像方式（组间直接，组内全相联），块大小为256B，高速缓存包含32个字块，每一组包含4个字块，主存容量为4096个字块。（1）画出主存与缓存的地址格式（标出各字段名称）。（2）地址变换表应包括多少个存储单元？每个单元几位？每次参与相联比较的单元为多少位？ （1 分）39. 冯.诺依曼体系计算机有哪三个特点？

9、（1 分）40. 若X= , Y= ，求X+Y ，XY的浮点数。设其浮点格式为：阶码5位，单符号、移码表示；尾数7位，单符号，用小数补码表示，共12位。（采用恒置1舍入规则，计算要有过程） （1 分）41. 什么是微命令间的互斥和相容？字段直接编码的原则是什么？ （1 分）42. 4K4b的静态RAM芯片构成16K16b的存储器，问需要4K4b的芯片几片？系统提供的读写信号为/W(高为写，低为读)。（画出存储器结构图） （1 分）43. 设浮点数字长12位，尾数6位，数符2位（变形补码表示），阶码3位，阶符1位（移码表示），按照上述格式X浮=00 101100;1 010，Y浮=11 0101

10、10;1 011（;前为尾数，;后为阶码。求X+Y浮,X-Y浮，要求写出运算步骤及结果 （1 分）44. 用补码一位乘计算XY补,列出计算过程，并写明每步所做的操作。X= + 0.1010 Y= 0.1001 （1 分）45. DMA与中断的区别。 （1 分）46. 程序与微程序的异同。 （1 分）47. 什么是寻址方式？请写出的4种寻址方式，并说明如何得到操作数？ （1 分）48. 集中式总线仲裁的方法有哪三种，这三种方法如何进行总线仲裁？ （1 分）49. 程序与微程序的异同。 （1 分）50. 寻址方式引入寄存器的优缺点。 （1 分）51. 已知X=0.1110，Y0.1101，用补码一

11、位乘法计算XY。（要求有过程） （1 分）52. 一台有3个盘片的磁盘组，共有4个记录面，转速为5400转/分，盘面有效记录区域的外直径为30cm，内直径为20cm，记录位密度为210位/mm，磁道密度为10道/mm，盘面分为16个扇区，每个扇区1024个字节，设磁头移动速度为2m/s。（1）试计算盘组的格式化容量（以字节为单位）。（2）计算该磁盘的数据传输率（以字节/秒为单位），平均寻道时间和平均旋转等待时间。 （1 分）53. 若主存8MB,高速缓存8KB,按512B分块，Cache-MM层次采用全相联映象，问：a)MM，Cache各分多少块，并画出MM与Cache的地址格式，注明各部分的

12、名称和长度。b)若由相联存储器实现MM-Cache地址变换，问该相联存储器应包含几个单元，每个单元几位？ （1 分）54. 集中式总线仲裁的方法有哪三种，这三种方法如何进行总线仲裁？ （1 分）55. 某机内存ROM为8KB要求定位在0000H1FFFH的地址空间，RAM为32KB要求定位在6000HDFFFH，其它空间暂且保留。现用ROM芯片4K8和静态RAM芯片8K8，RD*,WR*分别为系统提供的读写信号线，MREQ*低用以指示内存操作，给出简要分析过程画出主存的逻辑框图。（译码器用38译码器）。 （1 分）56. 设某计算机的中断响应优先级为12345，中断屏蔽字的设置如下表所示，假设

13、1表示屏蔽，0表示允许。求中断处理的优先级？并画出在时刻0同时有1、3、5、4四个中断请求，画出中断响应图。 （1 分）57. 某机内存ROM为8KB要求定位在0000H1FFFH的地址空间，RAM为32KB要求定位在6000HDFFFH，其它空间暂且保留。现用ROM芯片4K8和静态RAM芯片8K8，RD*,WR*分别为系统提供的读写信号线，MREQ*低用以指示内存操作，给出简要分析过程画出主存的逻辑框图。（译码器用38译码器）。 （1 分）58. 什么是寻址方式？请写出的4种寻址方式，并说明如何得到操作数？ （1 分）一 计算题 (共8题 ，总分值8分 )1. 答案：35241 解析过程：2

14、. 答案：先将两浮点数表示为规格化的浮点数：X浮=1 0010；0 110101 Y浮=1 0011；1 001111（1）对阶，求阶差E= 1 0010移- 1 0011移=1 1111补 X浮= 1 0011；0 011011(2 ) X+Y浮= 1 0011 ;11 101010 X-Y浮= 1 0011 ; 01 001100（3）X+Y的结果是非规格化的数，需左规。因此将结果尾数左移1位，阶码减1，得X+Y浮= 1 0010 ;1 010100 ， 阶码未超出-Emax，无下溢X-Y的尾数发生溢出，需要右规，将尾数右移1位，阶码加1，得：X-Y浮= 1 0100 ; 0 100110

15、 ， 阶码未超出+Emax，未溢出（4）由于X+Y是左规，结果不需要舍入；X+Y浮= 1 0010 ;1 010100X-Y为右规，若采用末位恒置1法，则X-Y浮= 1 0100 ; 0 100111。解析过程：3. 答案：MM=8M/512B=(8*23)/(2*9)=2*14CACHE=8K/512B=(2*13)/(2*9)=2*4 共16个单元，每个单元14位每次查找16个单元。解析过程：4. 答案：X补1.0010,Y补=0.1101,-X补0.1110解：00 0000 0.1101 0 + -X补+ 00 111000 1110 100 0111 00110 1 + X补+ 11

16、 001011 1001 111 1100 10011 0 + -X补+ 00 111000 1010 100 0101 01001 1 +0,100 0010 10100 1 + X补+ 11 001011 0100 10100 不右移积的补码=1.01001010解析过程：5. 答案：对阶：X浮=00 010110;1 011X+Y浮= 00 010110 X-Y浮=00 010110+ 11 010110 + 00 10101011 101100 01 000000X+Y浮=11 011000;1 010 X-Y浮=00 100000;1 100解析过程：6. 答案： （2）32；9；4

17、936。解析过程：7. 答案：(1)磁道数（300200）/2 10500（道）磁道非格式化容量23.14200/2210/816485（BYTE）S非=4500164853.297107（Byte）磁道格式化容量10241616384（Byte）S格4500163843.2768107（Byte）（2）1638445400/605.89824106（B/s）T平均寻道（0.30.2）/2/2=0.025(s)T平均旋转60/5400/2=0.0056(s)解析过程：8. 答案：X补=0.1010 Y补 =1.0111XY补=1.10100110解析过程：二 填空题 (共10题 ，总分值10分

18、 )9. 答案：随机性解析过程：10. 答案：时间,资源共享解析过程：11. 答案：tAtm解析过程：12. 答案：tAtm解析过程：13. 答案：随机性解析过程：14. 答案：活跃部分解析过程：15. 答案：活跃部分解析过程：16. 答案：时间,资源共享解析过程：17. 答案：速度,容量解析过程：18. 答案：1 (1215),1.000000000000000解析过程：三 判断题 (共16题 ，总分值16分 )19. 答案：T解析过程：20. 答案：F解析过程：X移+Y移=X+Y补21. 答案：T解析过程：22. 答案：F解析过程：结果大于10时，也应进行修正23. 答案：T解析过程：24

19、. 答案：F解析过程：应属于半导体存储器25. 答案：F解析过程：26. 答案：F解析过程：27. 答案：F解析过程：存储周期应大于存储时间28. 答案：T解析过程：29. 答案：F解析过程：暂存器数目更少30. 答案：T解析过程：31. 答案：F解析过程：暂存器数目更少32. 答案：T解析过程：33. 答案：F解析过程：应属于半导体存储器34. 答案：F解析过程：X移+Y移=X+Y补四 简答题 (共24题 ，总分值24分 )35. 答案：（1）与立即数相比,寄存器寻址的操作数可变; （2）与直接寻址相比寄存器存取数据的速度比主存快得多,从而加快了指令运行时间; （3）由于寄存器的数量较少,其

20、地址码也比主存单元短得多。（4）因此这种方式可以有效缩短指令长度,减少了取指令的时间; （5）用寄存器存放基址值,变址值可派生出其他寻址方式,使编程更具有灵活性。缺点开始需要对寄存器进行初始化操作解析过程：36. 答案：（1）DMA方式的并行性比中断方式更高；仅初始化和结束处理需CPU干预（2）DMA传送无需程序切换、程序控制；（3）DMA方式主要是靠硬件来实现数据传送；（4）CPU响应DMA请求在CPU周期（或微指令周期）结束后，而响应中断是在当前指令周期结束后；（5）DMA方式中存在CPU与DMA接口之间内存访问权和总线控制权的频繁转换；（6）DMA只能完成数据传送，不能像中断那样实现各种

21、处理功能。解析过程：37. 答案： 解析过程：38. 答案： （2）32；9；4936。解析过程：39. 答案：a)使用二进制，b)使用计算机程序存储控制，将程序输入存储器，所需的数据也存入存储器，称为程序存储。计算机的每个步骤均在程序控制下完成，称为程序控制c)由输入设备，输出设备，控制器，存储器，运算器这五个部分构成解析过程：40. 答案：先将两浮点数表示为规格化的浮点数：X浮=1 0010；0 110101 Y浮=1 0011；1 001111（1）对阶，求阶差E= 1 0010移- 1 0011移=1 1111补 X浮= 1 0011；0 011011(2 ) X+Y浮= 1 0011

22、 ;11 101010 X-Y浮= 1 0011 ; 01 001100（3）X+Y的结果是非规格化的数，需左规。因此将结果尾数左移1位，阶码减1，得X+Y浮= 1 0010 ;1 010100 ， 阶码未超出-Emax，无下溢X-Y的尾数发生溢出，需要右规，将尾数右移1位，阶码加1，得：X-Y浮= 1 0100 ; 0 100110 ， 阶码未超出+Emax，未溢出（4）由于X+Y是左规，结果不需要舍入；X+Y浮= 1 0010 ;1 010100X-Y为右规，若采用末位恒置1法，则X-Y浮= 1 0100 ; 0 100111。解析过程：41. 答案：在同一微周期中可以同时出现的微命令称为

23、相容的微命令。不可以在同一微周期中同时出现的微命令称为互斥的微命令。分段原则：互斥的编在同一字段，相容的编在不同字段，各字段独立编码。解析过程：42. 答案：答：共需16块 解析过程：43. 答案：对阶：X浮=00 010110;1 011X+Y浮= 00 010110 X-Y浮=00 010110+ 11 010110 + 00 10101011 101100 01 000000X+Y浮=11 011000;1 010 X-Y浮=00 100000;1 100解析过程：44. 答案：X补=0.1010 Y补 =1.0111XY补=1.10100110解析过程：45. 答案：（1）DMA方式的

24、并行性比中断方式更高；仅初始化和结束处理需CPU干预（2）DMA传送无需程序切换、程序控制；（3）DMA方式主要是靠硬件来实现数据传送；（4）CPU响应DMA请求在CPU周期（或微指令周期）结束后，而响应中断是在当前指令周期结束后；（5）DMA方式中存在CPU与DMA接口之间内存访问权和总线控制权的频繁转换；（6）DMA只能完成数据传送，不能像中断那样实现各种处理功能。解析过程：46. 答案：程序是由机器指令构成的，通常存放在主存或外存中，允许修改。微程序是由微指令构成的，用于实现机器指令，在设计计算机时，将它预先编制好，存入控存中。通常，微程序是不允许用户修改（ROM）。解析过程：47. 答

25、案：a)根据指令中的形式地址找到操作数有效地址的方式，称为寻址方式b)寄存器寻址，指令中存放的是寄存器的地址，寄存器中为操作数c)寄存器间接寻址，指令中存放的是寄存器的地址，寄存器中为内存有效地址，该地址中的数据为操作数d)直接寻址，指令中存放的是内存的有效地址，该地址中的数据为操作数e)间接寻址，指令中存放的是有效地址的地址，该地址中的数据为操作数的有效地址，该地址中的数据为操作数解析过程：48. 答案：a)串行链式，通过相同的总线请求线产生请求，应答信号串行的经过每个部件，硬件简单，优先级固定，错件出错时，后继部件无法获取总线使用权。b)计数查询。优先级可灵活调整，速度慢，总线上的部件总数

26、受计数器位数的限制c)独立请求线。每个部件有独立的请求线和应答线，由硬件直接决定优先级，速度快，优先级固定。解析过程：49. 答案：程序是由机器指令构成的，通常存放在主存或外存中，允许修改。微程序是由微指令构成的，用于实现机器指令，在设计计算机时，将它预先编制好，存入控存中。通常，微程序是不允许用户修改（ROM）。解析过程：50. 答案：（1）与立即数相比,寄存器寻址的操作数可变; （2）与直接寻址相比寄存器存取数据的速度比主存快得多,从而加快了指令运行时间; （3）由于寄存器的数量较少,其地址码也比主存单元短得多。（4）因此这种方式可以有效缩短指令长度,减少了取指令的时间; （5）用寄存器存放基址值,变址值可派生出其他寻址方式,使编程更具有灵活性。缺点开始需要对寄存器进行初始化操作解析过程：51. 答案：X补1.0010,Y补=0.1101,-X补0.1110解：00 0000 0.1101 0 + -X补+ 00 111000 1110 100 0111 00110