dsp学习c54x的基本知识点

1、C54X DSP 的基本知识点2006-5-17 10:20:001、DSP采用改进的哈佛结构,允许同时取指令和取数据,而且还允许在程序空间和数据空间之间相互传送数据。所谓哈佛结构,是将程序和数据的存贮空间分开,各有各的地址总线和数据总线。这样同一条指令可以同时对不同的存贮空间进行读操作或写操作,从而提高了处理速度。和哈佛结构相配合的就是流水线操作。如果一条指令仅仅对一个数据空间操作,哈佛结构就失去其存在的意义。而 DSP 指令又不可避免地需要一些单操作数指令。所谓流水线操作,就是将各条指令执行过程的几个阶段(取指、译码、取操作数、执行)重迭进行,执行完第一条指令的第一步后,紧接执行该指令的第

2、二步,同时 执行下条指令的第一步，使得指令执行加快，使大多数指令都可以在单个指令周期内完成。2、DSP采用多总线结构，C54X有8条 16 位总线，即 1 条程序总线，3 条数据总线，和 4 条地址总线。程序总线 PB 传送取自程序存贮器的指令代码和立即操作数或系数表中的数据；数据总线 CB 和 DB 传送读自数据存贮器的操作数；数据总线 EB 传送写到存贮器的数据；地址总线传送执行指令所需的地址。3、DSP 执行一条指令，需要经过取指、译码、取操作数和执行等几个阶段。由于采用流水线结构，使指令执行的这几个阶段重迭进行。C54X 有一个 6 级深度的流水线,在任何一个机器周期内，可以有 16

3、条不同的指令在同时工作，每条指令工作在不同级的流水线上。4、C54X 可寻址 64K 字程序空间，64K 字数据空间，64K 字 I/O 空间，总共可寻址 192K 字空间，而C548 和C549 的程序空间可扩展到 8M（即 8192K）字。5、C54X 中，存贮器的形式有 DARAM、SARAM 和 ROM 三种，RAM（包括 DARAM和 SARAM）总是安排到数据存贮空间，也可以程序存贮空间;ROM 一般程序存贮空间,也可部分地安排到数据存贮空间。所谓双寻址 RAM(DARAM)就是每个机器周期内可以进行两次存取操作的 RAM 存贮器,而单寻址 RAM(SARAM)就是每个机间内只能进

4、行一次存取操作的 RAM 存贮器。6、在处理器工作方式状态寄存器 PMST 中有 3 个状态位 MP/来安排C54X 片内存贮器作为程序或数据空间。、OVLY 和 DROM，用若 MP/ 0，则片内 ROM 安排到程序空间。若 MP/ =1,则片内 ROM 不安排到程序空间。若 OVLY=0,则片内 RAM 只安排到数据存贮空间。若 OVLY=1，则片内 RAM 安排到程序和数据空间。若 DROM0，则片内 ROM 不安排到数据空间。若 DROM1，则片内 ROM 安排到数据空间。7、为了增强处理器的性能，C54X 对片内 ROM 进行分块，这样可以在对片内 ROM的某一块取指的同时，又可对片

5、内 ROM 别的块读数据。为了增强处理器的性能，C54X 对片内 RAM 也进行分块，分块以后，可以在同一周期内从同一块 DARAM 中取出两个操作数并将数据写入另一块 DARAM 中。8、C548 和C549 采用分页扩展方法，把程序空间分成 128 页，每页 64K 字，使其程序空间可扩展到 8M 字。因此，它们有 23 根地址线，增加了一个额外的存贮器映象寄存器程序计数器扩展寄存器（XPC）。当片内 RAM 安排到程序空间时，每页程序存贮器分成两部分：一部分是公共的 32K 字；另一部分是各自独立的 32K 字；当片内 ROM 被寻址（MP/MC=0）,它只能在 0 页，不能映象到程序存

6、贮器的其它页。9、C54X 有两类特殊功能寄存器，它们都映象到数据存贮器空间的 0 页，第一类是 CPU 寄存器，它们映象到数据空间的 0000001FH 地址范围内，主要用于程序的运算处理和寻址方式的选择及设定，第二类是电路寄存器，它们映象到数据空间的 0020H005FH 区域内，主要用于控制片内外设，包括串行通信控制寄存器组、定时器控制寄存器组、机器周期设定寄存器组等。10、指数编可以在单个周期内执行 EXP 指令，求得累加器中数的指数值，并以 2 的补码的形式存放到 T 寄存器中。累加器的指数值冗余符号位8，也就是为消去多余符号位而将累加器中的数值时指数时个负值。的位数，当累加器数值超

7、过 32 位11、对于C54X 来说，不同型号器件的 CPU 是相同的，它由以下基本组成:40位的 ALU、2 个 40 位累加器、桶形移位寄存器（移位数为1631）、乘法器/加法器单元、比较选择和单元 C、指数编、CPU 状态和控制寄存器。12累加器A和B 都可分为三部分：保护位高阶位和低阶位。其中，保护位用作计算时的数据余量,以防止诸如自相关那样的迭代运算时溢出。13桶形移位寄存器的任务是为输入的数据定标，包括在 ALU 运算前对来自数据存贮器的操作数或累加器的值进行定标对累加器的值进行移位归一化处理等。14C54X CPU 有一个 17 位17 位硬件乘法器，它与一个 40 位加法器相连

8、，乘法器/加法器单元可以在一个流水线状态周期内完成一次乘法累加（MAC）运算。当 ST1 中的小数方式位 FRCT=1，乘法器工作在小数相乘方式，乘法结果自动左移 1 位，以消去多余的符号位。15比较选择和单元 C是专为 Viterbi 算法设计的硬件单元，只要将ST1 中的 C16 位置 1，ALU 就被配置成双 16 位工作方式，所有的双字指令都变成双 16 位的算术运算指令。ALU 可以在一个机器周期内完成两个 16 位数的加/减运算，结果分别存放在累加器的高 16 位和低 16 位，然后可以利用 CMPS 指令对累加器的高 16 位和低 16 位进行比较，并选择较大者存放到指令所规定的

9、存贮单元中。16状态寄存器 0 中，ARP 字段是作为辅助寄存器指针，在间接寻址单操作数时，用来选择辅助寄存器，当 DSP 工作在标准方式时，不能修正 ARP，它必须置“0”。17状态寄存器 0 中，DP 字段称数据存贮器页指针，在直接寻址方式，若 ST1中的 CPL=0，该字段（9 位）与指令中给出的低 7 位地址一起形成一个 16 位直接寻址存贮器的地址。18处理器工作方式状态寄存器 PMST 中的 IPTR 字段（9 位）为中断的向量指针，它指示中断向量所驻面的 128 字程序存贮器的位置，DSP 复位时，这 9 位字段全部置“1”，所以复位向量总是驻面在程序存贮器空间 FF80H。19

10、C54X 寻址存贮器有两种基本形式：16 位数和 32 位数。在 32 位数寻址时，先处理高有效字，后处理低有效字。如果寻址的第 1 个字处在偶地址，那么第 2个字就在下一个（较高的）地址。如果寻址的第 1 个字处在奇地址，那么第 2个字就处一个（较低的）地址。20C54X 共有七种寻址方式，分别为立即寻址绝对寻址累加器寻址直接寻址间接寻址存贮器映象寄存器寻址堆栈寻址。21立即寻址就是在指令中已经包含有执行指令所需的操作数。C54X 中的立即数有两种形式；即短立即数和长立即数。22绝对寻址，就是在指令中包含有所要寻址的存贮单元的 16 位地址。23累加器寻址，就是利用累加器的数值（低 16 位

11、或低 23 位）作为地址来读写程序存贮器。24直接寻址，就是在指令中包含有数据存贮器地址（dma）的低 7 位，由这 7位 dma 作为偏移地址值，与址值（DP 或 SP）一道16 位数据存贮器地址。25间接寻址就是利用 8 个辅助寄存器（AR0AR7）中的任一个 ARX 中的内容作地址寻址 64K 字数据存贮空间中的任一个存贮单元。26间接寻址方式中的位码倒序寻址，就是以 ARX 为指针数据存贮器之后，再把 ARX 的内容加/减 AR0 中的内容进行指针调整时，是以位倒序的方式进行，即进位/借位是从左到右，而不是从右到左。27间接寻址方式中的循环寻址，就是在存贮器中设置一个长度为 R 的循环

12、缓冲区，用来保存的一批数据，缓冲区址的 N 个最低有效位必须为 0，即 N是满足 R 的最小整数。将 R 值存放在循环缓冲区长度寄存器 BK 中，并指定一个辅助寄存器 ARX 指向循环缓冲区，寻址时以 ARX 的低 N 位作为循环缓冲区的偏移量进行所规定的寻址操作，并根据以下循环寻址方法修改偏移量，再返回 ARX的低 N 位。If0index+stepIndex=index+stepElseif index+stepBKindex=index+step-BKElseif index+step锁定时间/16TCLK IN57、主机接口 HPI 是一个 8 位并行口，用来与主设备或主处理器接口。外

13、部主机是 HPI 的主控者，它可以通过 HPI 直接CPU 的空间，包括存贮器映象寄存器。HIP 是主机的一个设备。C54X 与主机传送数据时，HPI 能自动地将外部接口传来的连接的 8 位数组16 位数后传送给C54X。58、HPI 主要由 HPI 存贮器（HPI RAM）、HPI 地址寄存器（HPIA）、HPI 数据锁存器（H）、HPI 控制寄存器(HPIC)和 HPI 控制逻辑五个部分组成。HPI RAM为 2K 字 DARAM，主要用于C54X 与主机之间传送数据，也可作为双寻址 RAM 或程序 RAM。HPIA 只能被主机寻址，寄存器中存放的是主机要的 HPIRAM 单元地址。H也只

14、能被主机直接，其中的内容是主机当前读/写 HPI RAM 的数据。HPIC 可被C54X 也可被主机59、HPI 有两种工作方式：共用寻址方式 SAM 和仅主机寻址方式 HOM。在共用寻址方式下，主机和C54X 都能寻址 HPI RAM，在仅主机寻址方式下，仅能让主机寻址 HPI RAM，如果工作时序周期发生一个周期。，则主机有更高优先权。C54X 等待60、HPI 存贮器地址的自动增量特性（使引脚、TL001，进入地址自动增量方式），可以用来连续寻址 HPI RAM，在自动增量方式，每进行一次读操作，都会使 HPIA 事后增 1，每进行一次写操作，都会使 HIPA 事先增 1。61、HPIC

15、 寄存器是一个 16 位的寄存器，其中有 4 个状态位控制着 HPI 的操作。由于主机接口总是传送 8 位字节，在主机这一边就以相同内容的高字节与低字节通过 8 位 HPI 数据总线传送给 HPIC（选择 HCNTL1 和 HCNTL0 均为 0）。在C54X这一边 HPIC 的 002CH。是不用的，控制/状态位都在低 4 位，寻址 HPIC 的地址为62、C54X 具有高速、全双工串行口，它有三种形式：标准同步串行口 SSP、缓冲串行口 BSP 和时分多路串行口 TDM。C54X 的串行口都是双缓冲的。63、标准同步串行口 SSP 是由 16 位数据接收寄存器 DRR、数据发送寄存器 DX

16、R、接收移位寄存器 RSR、发送移位寄存器 XSR 以及控制电路所组成。收、发部分还有与之相关的时钟、帧同步脉冲信号，串行数据可按 8 位字节或 16 位字转换。64、缓冲串行口 BSP 是在标准同步串行口的基础上增加了一个自动缓冲单元 ABU，它是一种增强型的标准串行口。ABU 利用独立于 CPU 的总线，让串行口直接读/写C54X 的存贮器。65、BSP 有两种工作方式：非缓冲方式和自动缓冲方式。当工作在非缓冲方式时 ABU 是透明的，数据传送操作与标准同步串行口一样，串行口产生以字为基础的中断加到 CPU，作为接收和发送中断。当工作在缓冲方式时，串行口直接与C54X存贮器进行 16 位数

17、据传送。66、时分多路串行口 TDM 是将时间间隔分成若干个子间隔，按事先规定，每一个子间隔表示一个通信信道，C54X TDM 最多可以有 8 个 TDM 信道可用，每个器件可以用 1 个信道发送数据，用 1 个或多个信道接收数据。67、TDM 串行口也有两种工作方式：非 TDM 方式和 TDM 方式，当工作在非 TDM 方式时，其功能与标准同步串行口是一样的。68、标准同步串行口的工作原理?接口操作受串行口控制寄存器 SPC 控制。69、C54X 通过外部总线与外部存贮器以及 I/O 设备相连，外部总线由数据总线、地址总线以及一组控制信号线所组成。当 CPU 寻址片内存贮器时，外部数据总线呈

18、状态，地址总线及 、 、 均保持先前的状态，如果 PMSR 中的地址可见位AVIS=1，那么 CPU 执行指令时的程序存贮器的地址就出现在外部地址总线上，同时指令地址信号 IAQ 有效。通过 READY 信号和片内可编程等待状态发生器，可以使处理器与慢速的存贮器及 I/O 口设备接口。当外部设备需要寻址C54X 的外部程序、数据和 I/O 空间时，可以利用 HOLD 和 HOLDA 信号，达到控制C54X 的外部资源的目的。70、C54X 外部是单总线结构，每个周期只允许进行一次寻址，否则就会发生流水线，因此C54X 规定了流水线各阶段操作的优先级别：数据寻址比程序寻指有较高的优先权，在所有的 CPU 数据寻址完成以前程序存贮器取指操作是不可能开始的。71、C54X 片内有两个部总线的工作。等待状态发生器和分区转换逻辑电路,控制着外可编程等待状态发生器可以将外部总线周期延长多达 7 个机器周期，如果外部器件要求7 个以上的等待周期，则可以利用硬件 READY 线来接口,当所有的外部寻址都配置在 0 等待状态时，加到等待状态发生器的时钟被关断。72、C54X 将程序空间和数据空间都分成两个 32K 字块，I/O 空间由一个 64K 字块组成。等待状态寄存器每 3 位一个字段，共 5 个字段，分别对应这 5 个存贮空间，用来定义各个空间等待状态的数目 0