数字时钟设计与制作

1、- -数字电子技术实验课程24小时制数字时钟设计与制作名：业级号：指导老师：前言钟表给人们的生活、学习、工作带来极大地方便，早已成为日常生活的必需品。随着人类科技文明的发展，人们对于时钟的要求在不断地提高。时钟已不仅仅被看成一种用来显示时间的工具，在很多实际应用中它还需要能够实现更多其它的功能。在这种趋势下，时钟的数字化、多功能化已经成为现代时钟生产研究的主导设计方向。数字时钟是采用数字电路实现对时、分、秒数字显示的计时装置，以其显示的直观性、走时准确稳定而受到人们的欢迎。本实验要求用以数字逻辑器件为主设计一个数字计时器，可以完成0分00秒-23小时59分59秒的计时功能，并在控制电路的作用下

2、有准确校时、整点报时等功能。一、设计要求1、设计一个有“时”，“分”，“秒”（23小时59分59秒）显示的数字钟。2、数字钟具有“时”，“分”的调时功能。3、扩展功能：具有整点报时功能，即在某分某秒能输出某一音频信号。4、可以根据自己的设计添加其它功能。二、设计方案的选择与论证一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器和秒脉冲信号发生电路组成。方案一：用555定时器加上一些基本元件构成一个振荡周期为一秒的标准秒脉冲发生器。再用若干十进制计数器和与门、非门电路分别组成两个六十进制及一个二十四进制的计数器分别作秒、分、时的计数电路。将标准秒脉冲信号作为秒计数电路时钟脉冲输入

3、，把秒计数电路进位输出作为分计数器时钟脉冲，同样，将分计数电路进位输出作为时计数电路时钟脉冲输入。三个计数电路的输出连接到译码器，再将译码器输出接到数码管进行显示。这样，电路就能实现基本的由00:00:00到23:59:59的计时功能。方案二：单片机外接数码管，再将能实现数字时钟功能的编程代码烧进单片机，同样能实现基本的由00:00:00到23:59:59的计时功能。方案三：首先，设计一个由频率为32.768KHz的石英晶体振荡器、十四位分频器及二分频器组成一个振荡周期为一秒的标准秒脉冲发生电路。再用若干十进制计数器和与门、非门电路分别组成两个六十进制及一个二十四进制的计数器分别作秒、分、时的

4、计数电路。将秒脉冲信号作为秒计数电路时钟脉冲输入，把秒计数电路进位输出作为分计数器时钟脉冲，同样，将分计数电路进位输出作为时计数电路时钟脉冲输入。再将十进制计数器的输出经译码后连接到数码管进行显示。这样，电路也能实现基本的由00:00:00到23:59:59的计时功能。方案比较：首先排除方案二，因为尽管其较易实现，但本实验的目的是熟悉基本集成逻辑器件的使用和应用，故本实验不能使用单片机。比较方案一和方案三易看出两种方案的区别主要在于秒脉冲信号发生电路的不同。方案一的秒脉冲发生电路元器件较少且结构简单，但产生的秒脉冲信号相对而言较为不稳定，且精确度不高；而方案三，电路元器件不多且结构也不是很复杂

5、，但产生的脉冲信号精确度高，而秒脉冲信号的精确度直接影响数字时钟计时的精确度，同时考虑到数字时钟的功能扩展（整点报时可能需要用到不同频率的脉冲信号），故选择方案三为最终的设计方案。在方案三中，十四位分频器、二分频器分别采用CD4060、CD4013；考虑到尽量让电路简洁和节约成本，十进制计数器采用CD40110。CD40110为十进制可逆计数器/锁存器/译码器/驱动器，具有加减计数，计数器状态锁存，七段显示译码输出等功能，能很好地满足本实验的要求。假如采用单纯的十进制计数器，如74IS90,要想将数据用数码管显示出来，还要经过译码器译码有才能实现，这样既增加了电路的复杂性，同时也提高了成本。而

6、系统的供电部分，则直接使用9V叠层电池，后面接个LM7805和电容滤波组成5V电源电路。三、硬件系统框图及原理分析硬件系统框图数码管时数码管时十位个位ACD40110（两个）24进制数码管分个位32.768KHz数码管秒个位14位分频器（CD4060电路数码管秒十位JL校分D触发器CD4013（二分频）一）硬件系统总体分析：首先，系统要有秒脉冲：32.768KHz的石英晶振作为十四位分频器CD4060的晶振输入,将CD4060的十四分频输出（即2Hz脉冲）作为D触发器CD4013的时钟信号，则CD4013可输出频率为1Hz的秒脉冲。然后，用若干十进制计数器（CD40110）和若干与门、非门电路

7、分别组成两个六十进制及一个二十四进制的计数器分别作秒、分、时的计数电路，将CD4013输出地秒脉冲信号作为秒计数电路时钟脉冲输入，把秒计数电路进位输出作为分计数器时钟脉冲，同样，将分计数电路进位输出作为时计数电路时钟脉冲输入。再将十进制计数器的输出经译码后连接到数码管进行显示。这样，电路也能实现基本的由00：00：00到23：59：59的计时功能。最后，（1）在时、分计数电路的脉冲输入端加上以轻触开关为主的校时、校分电路；（2）将分计数电路的进位输出作为控制整点报时的脉冲，而整点报时电路主要由蜂鸣器构成，其输入频率由CD4060提供，根据需要可选不同的频率，在本设计中选择1024Hz的频率；（

8、3）直接使用9V叠层电池，后面接个LM7805和电容滤波组成5V的系统电源电路。二）数字时钟系统各单元电路的分析1、石英晶体振荡电路-4-:4Q09BCP5V:VW；10MQ:R4W0CP5VdR26-32.768kHzC1C2生30pF图1图中U1、U2门是反相器，U1门用于振荡，U2门用于缓冲整形。非门可选4009R为反馈电阻（反馈电阻的作用是为反相器提供偏置，使其工作在放大状态反馈电阻），R的值选取太大，会使放大器偏置不稳甚至不能正常工作，而R值太小又会使反馈网络负担加重,又由于CMOS电路的输入阻抗极高，因此反馈电阻R可选为10MQ（较高的反馈电阻有利于提咼振荡频率的稳定性）。C2是频

9、率微调电容，一般取5-35pF；C1是温度特性校正电容，一般取20-40pF；xi为石英晶体振荡器，它与电容ci、C2共同构成n形网络，以控制振荡频率。在这里石英晶体振荡器X1的振荡频率选为32768Hz。该元件专为数字钟电路而设计，其频率较低且稳定，有利于减少分频器级数。2、分频电路分频器的功能主要有两个：一是产生标准的时钟秒脉冲信号；二是提供功能扩展电路整点报时）所需要的信号（1KHz的高音频信号和0.5KHz的低音频信号等）。由于本次设计的石英晶体振荡器产生的频率为32768Hz（215），为了能产生1Hz的秒脉冲时钟信号和其他需要的频率信号，必须对石英晶体振荡器产生的频率进行分频。经查

10、相关资料，4060在数字集成电路中可实现的14级二进制分频，且4060还包含晶振电路所需的非门，使用很方便，故采用4060芯片进行分频。由于CD4060的最大分频输出是2Hz,要想得到1Hz的脉冲还需要进一步分频。本实验中，将CD4060的十四分频输出（即2Hz脉冲）作为D触发器CD4013的时钟信号，则CD4013可输出频率为1Hz的秒脉冲。由石英晶体振荡器和CD4060、CD4013构成的多频信号输出电路图:U9RSTVDD秒脉冲1）六十进制计数电路。VDD16?GNDCLK1CLK0CLK0977_1024HzU10AUJA、秒计数器的电路秒计数器的电路形式很多，一般都是由一级十进制计数

11、器和一级六进制计数器组成。本设计中的六十进制计数电路采用两块中规模集成电路CD40110按反馈置零法串接而成，如图3所示。其中右边的是个位十进制，左边的是十位六进制，十位六进制的输出（0110）脉冲除用作自身清零外，同时还作为“分”计数器的输入信号。EqcjCD-71IDoo|IVTJD|VDD99U5寸口口A二二UQDudu4叫一HWI71二duQDuduJ叫一PQlo&lAMUc超图-3（60进制计数电B、分计数器的电路分计数器电路与秒计数器电路一样。（2）24进制计数电路24进制计数电路是为了实现时计数的功能，本设计中采用两块中规模集成电路CD40110按反馈置零法串接而成，原理同六十进

12、制计数电路，电路图如下图4所示。9TCUYLCs!2颈OFm比feu口CIAmuQDudu3円一U1|VT)DoOEq0pCD40110A性比卍8uH卍|T)D口CIANDmuODnduCDN:一EU21OI/v二IQ寸二Ls-图4（3）时、分、秒计时电路的整合把秒计数电路进位输出作为分计数器时钟脉冲，同样，将分计数电路进位输出作为时计数电路时钟脉冲输入。整合电路图见总图。4、数码显示电路-.-.由七段发数码管的输入。5、校准电路-UY1A秒计数电GNW1洛进位输出如图5时电路原理同校分电路。32该电路是校分电路，通过按轻触开关就可对“分”进行“递加”校准。校VDD（LED）数码管组成数码显示

13、电路,I将对应的CD40110的输出作为7、系统供电电路O.ldF*C6O.luF丄9VBEery6、整点报时电路如图6,当有分计数电路进位输出时（即到了整点时刻），三极管Q1的EC极导通,1024Hz的信号加载到了蜂鸣器，蜂鸣器发出“滴”的一声，实现报时功能。如图，VDD为5V输出。- -四、功能器件的介绍（一）CD40110器件介绍CD40110为十进制可逆计数器/锁存器/译码器/驱动器，具有加减计数，计数器状态锁存，七段显示译码输出等功能。40110有2个计数时钟输入端CPU和CPD分别用作加计数时钟输入和减计数时钟输入。由于电路内部有一个时钟信号预处理逻辑，因此当一个时钟输入端计数工作

14、时，另一个时钟输入端可以是任意状态。CD40110的进位输出CO和借位输出BO一般为高电平，当计数器从09时，BO输出负脉冲；从90时CO输出负脉冲。在多片级联时，只需要将CO和BO分别接至下级40110的CPU和CPD端，就可组成多位计数器。引出端符号：BO借位输出端，CO进位输出端，CPD减计数器时钟输入端，CPU加计数器时钟输入端，CR清除端，/CT计数允许端，/LE锁存器预置端，VDD正电源，Vss地，Ya6g锁存译码输出端。CD40110引脚图YttYg订cfCRLE(p1匚2丽4匚（二iZ15141312SCD4060器件介绍060由一震荡器和电路。CR为高电触发器。在CP1（-t

15、YbYcYdYeBO4极二进平时，计数可CPO）的下输人CPvCPnLECTORI功能图日晶均为主从冲线上使用施密特触发器对时钟上升和下降时间无限制。引脚图三）CD4013器件介绍1029K尙CFcCD4060址山2QlSQliQ6Q5qtQ8n.nici.nsinUMil!31J311KHEO；!MjAin6-RS.UW.WEftrTn6um.inCSJvlx.hUD-P崗沖C5:o尊n六、实验结果PCB图Bottomlayer- -实验结果：芯片的质量问题，供电电压范围大概在3.6V到4.3V时，系统才能正常工作;由于部分芯秒、分、时运行正常，能手动校时、校分、秒复位。整点不能报时。七、设

16、计总结（一）遇到的问题及问题的解决A、晶振产生的脉冲不稳定。解决方案：将晶振的外壳接地。B、分、时的数码显示跳动很厉害（即干扰很大）。解决方案：将时、分进位输出端接的二极管去掉，去掉二极管后，就基本无干扰或干扰很小，但校准电路的机构发生改变：只能先校时，再校分。C、进位不稳定。解决方案：使用更小阻值的用于数码管的限流的电阻（因为如果限流电阻过大，则其分压就越大，LED端对地电压就越高，导致进位反馈时不能“读”出低电平“0”）。在本实验中，由于芯片问题，用20欧的电阻用于数码管限流时，进位仍然不稳定（进位时有时无或连进几位），最后处于无奈，直接将限流电阻去掉，结果进位稳定，数码管也正常显示（没有

17、因电流过大而损坏）。（二）设计体会本次设计实验，可谓是耗时耗力。不过，借助于学院制板系统，制板过程还算是节省不少时间。本实验最费力的环节在于调试。由于缺乏制作实物的经验，在调试过程中，方法不对，导致做了大量无用功。经过不断地尝试，加上跟同学的交流，最终总算调试出结果，尽管结果不尽人意，但还算是符合本次设计实验的基本要求。在调试过程中，出现了较多的意料之外的状况，比如：晶振不会起振、进位不稳定、时、分显示不稳定（干扰很大）、CD4060的工作电压在5V时不能正常工作等。导致这些问题的出现，影响因素是多方面的，有器件的质量问题，有设计本身的缺陷问题，也有制板操作不当的问题。我认为，主观因素的影响是最关键的。主观方面，首先是经验不足（实践能力欠缺），再者是理论知识的积累不够。要克服这些不足，只有不断学习、不断实践，再学习、再实践。其中只有通过实践环节，理论知识才能得到进一步的掌握，但没有正确的理论知识知道，实践也是很困难的。所以，在实践中发现问题、再去解决问题这一求知方法是很可行的。在实际的操作过程中，能把理论中所学的知识灵活地运用起来，在调试中运用并解决遇到各种各样的问题及电路的调试，使我提高了解决问题的能力，学会了在设计中独立解决问题，也包括怎样去查找问题