实验报告一多路选择器_第1页
实验报告一多路选择器_第2页
实验报告一多路选择器_第3页
实验报告一多路选择器_第4页
实验报告一多路选择器_第5页
已阅读5页，还剩6页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、计算机组成原理实验报告实验一多路选择器的设计与实现专业：计算机科学与技术（师范）姓名：XXX学号：指导老师：完成日期：一、实验目的1、回顾多路选择器的原理2、熟悉Logisim软件的使用方法3、熟悉ISE软件的开发过程4、锻炼使用VHDL语言面熟硬件的能力5、熟悉DigilentNexy3FPGA开发板二、实验内容用两种方法实现一个两位数据的2选1多路选择器1、用Logisim软件设计2选1多路选择器并进行仿真2、使用VHDL语言设计2选1多路选择器，并在ISE环境下进行综合、仿真、调试，并下载到DigilentNexy3FPGA开发板进行验证三、实验过程第一部分：用Logisim实现2选1多

2、路选择器Step1：创建工程2选1多路选择器的逻辑表达式：Z=(A*S)+(B*S)，由此可知一个2选1多路选择器需要用到与、或、非三种逻辑门电路Step2：添加元件添加U1、U2、U3、U4四个与门电路，U5一个非门电路，U6、U7两个或门电路添加A0、A1、B0、B1、S五个输入端口，Z0Z1两个输出端口完成后如下图所示：DLogisim:shiyan1ofUntitledo|回FileEditProjectSimulateWindowHelpHOTGate.Untitled*QmainBshiyan.1田/firingSelection：Pin強gAADDDIQAE3DC?P1.Buff

3、erABDGateORGateIfAin)GateITORGateXORGateXnORGateOddParityEvenParityControlledBufferControlledInverter-U5yStep3:连线完成后如下图所示XIIURGateFacingEastOutput?NoDataBits1Threestate?NoPullBehaviorUnchangedLabelAlLaLelLocationWestLabelFontSansSerifPlain12ControlledInverterOddParityEvenParityControlledBufferStep4：仿真Step5：编辑电路外观Step6:电路应用实验结果第一部分：用Logisim实现2选1多路选择器实验结果1、表格：序号输入输出A1A0B1B0SZ1Z0（预期）Z1Z0（实际）1000110101200101101030011100114010000101510000101061100011112、截图osMsU6IZO30U7misM50U6I

人人文库> 全部分类> 图纸下载 > 毕业设计

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论