山大数字电子技术基础课件第6章时序逻辑电路第3节 若干常用的时序逻辑电路

1、第三节若干常用的时序逻辑电路 寄存器和移位寄存器 计数器 任意进制计数器的构成方法 移位寄存器型计数器 顺序脉冲发生器 序列信号发生器下页总目录推出1返回一、寄存器和移位寄存器寄存器寄存器用于存储一组二值代码 ，被广泛应用于各类数字系统和数字计算机中。组成寄存器的基本单元是触发器 ，只要求触发器具有置1、置0的功能即可。用N个触发器组成的寄存器能存储一组N位的二值代码。下页上页2下页返回上页001174LS175的逻辑电路3下页返回上页001174LS175的逻辑电路4下页返回上页0011动画74LS175的逻辑电路5下页返回上页为了增加使用的灵活性，在有些寄存器电路中还附加了一些控制电路，使

2、寄存器又增添了异步置0、输出三态控制和“保持”功能。保持：是指CP信号到达时， 触发器不随D端的输入信号而改变状态， 保持原来的状态不变。6下页返回上页移位功能：指寄存器里存储的代码，能在移位脉冲的作用下依次左移或右移。因此，移位寄存器不但可以用来寄存代码，还可以用来实现数据的串行-并行转换、数值的运算及数据处理等 。2. 移位寄存器7下页返回上页012340101101011001010000100010CLK的顺序输入移位寄存器中代码的移动状况111111动画 并 行 输 出串行输入移位脉冲串行输出用D触发器构成的移位寄存器8下页返回上页并行数据输出并行数据输入双向移位寄存器74LS194

3、A控制端右移串行输入左移串行输入 0101 001101111工作状态双向移位寄存器 74LS194A的功能表 置零保持右移左移并行输入9下页返回上页并行数据输出并行数据输入右移串行输入左移串行输入用两片74LS194A接成8位双向移位寄存器控制端1074LS19474LS194742837428374LS19474LS194输出低位输出高位下页返回上页例6.3.1 : 分析下图电路的逻辑功能8位右移寄存器8位右移寄存器8位并行加法器N右移1位M右移3位逻辑功能为：11下页返回上页二、计数器在数字电路中，把记忆输入CP脉冲个数的操作叫做计数，能够实现计数操作的电子电路称为计数器。 计数器是种类

4、最多、应用最广、最典型的时序电路。 12下页返回上页 按计数器中触发器是否同时反转， 可分为：同步式 异步式 按计数过程中计数器中的数字增减分类， 可分为： 加法计数器 减法计数器 可逆计数器（加/减计数器）分类：13下页返回上页 按计数器中数字的编码方式分类， 可分为： 二进制计数器 二-十进制计数器 循环计数器 按计数容量来区分， 可分为： 十进制计数器 六十进制计数器 N进制计数器14下页返回上页（1）同步二进制计数器 n 位二进制计数器的容量等于2n 1。同步计数器可用 T 或 T 触发器构成。当用 T 触发器构成计数器时，第 I 位触发器输入端的逻辑式应为 ：1. 同步二进制计数器1

5、5下页返回上页用T触发器构成的4位同步二进制加法计数器驱动方程状态方程输出方程计数脉冲16下页返回上页0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16000000001111111100000111100001111000110011001100110010101010101010100 1 2 3 4 5 6 7 8 9 101112131415000000000000000010计数顺序 等效 十进制数进位输出 电 路 状 态表5.3.3 图5.3.11电路的状态转换表根据状态方程和输出方程可得到状态转换表。17下页返回上页4位同步二进制加法计数器的状态转换

6、图010000110101011011111110110111001011101010011000001000010000011118下页返回上页741614位同步二进制加法计数器74161 附加功能：异步清零、同步置数、保持 中规模集成计数器预置数控制端异步置零端工作状态控制端数据输入端进位输出端19下页返回上页置 零预置数保 持保持（但C=0）计 数01111011101101工作状态 4位同步二进制计数器74161的功能表异步清零同步置数74161的符号7416120下页返回上页同步清零同步置数74163的符号74163置 零预置数保 持保持（但C=0）计 数01111011101101

7、工作状态 4位同步二进制计数器74163的功能表仿真21下页返回上页 RD S CLK 工作状态 备 注 1 清 零 0 1 加计数 上升沿有效 0 0 加计数 下降沿有效 0 0 保 持 0 1 保 持 CC4520的功能表2. CC4520S 既是使能端，也可以作为计数脉冲输入端。CLK 既是计数脉冲输入端，也可以作为使能端。RD 是清零端。 是用T触发器组成的4位二进制同步加法计数器，属于CMOS集成电路 。22下页返回上页100101101工作状态预置数保持减法计数加法计数 74LS191的功能表2. 同步十六进制加/减计数器74LS191 74LS193是双时钟同步十六进制加/减计数

8、器，具有异步置零和预置数功能。仿真23下页返回上页驱动方程状态方程输出方程2.同步十进制计数器 计数脉冲24下页返回上页0 1 2 3 4 5 6 7 8 9 10 0 1 2 0 1 2 0 1 2000000001101101101100000111100000111111000110011000111000111010101010100100100100 1 2 3 4 5 6 7 8 9 0 10 11 6 12 13 4 14 15 200000000010010010010计数顺序等效十进制数输 出电 路 状 态同步十进制计数器的状态转换表25下页返回上页同步十进制计数器的状态转换

9、图000000100001010101000011111011111100110110101011100010010111011074160是中规模集成的同步十进制加法计数器， 功能表与74161相同，只是计数长度不同 。仿真26下页返回上页3. 异步二进制计数器异步计数器做加 1 计数时,采取从低位到高位逐位进位的方式工作。因此，其中的各个触发器不是同步翻转的。 若使用下降沿触发的T触发器组成计数器，只要将低位触发器的Q端,接至高位触发器的时钟输入端就可以 。只要将低位触发器的 Q 端,若使用上升沿触发的T触发器组成计数器，接至高位触发器的时钟输入端就可以。27下页返回上页下降沿动作的异步二

10、进制加法计数器异步二进制加法计数器28下页返回上页下降沿动作的异步二进制减法计数器异步二进制减法计数器29下页返回上页异步十进制加法器的典型电路 & 计数脉冲4.异步十进制计数器CP0下降沿Q0下降沿Q1下降沿Q0下降沿30下页返回上页二五十进制异步计数器74LS290的逻辑图CLK0 输入 Q0 输出，二进制计数器。CLK1 输入 Q1 Q2Q3 输出，五进制计数器。CLK1接Q0 Q0 Q1 Q2Q3输出，十进制计数器。置9输入端置0输入端仿真31下页返回上页三. 任意进制计数器的构成方法1. M N 的情况必须使用多片N进制计数器构成M进制计数器。各片之间的连接方式：串行进位、并行进位、

11、整体置零、整体置数。若M可以分解为两个小于N的因数相乘即 ：M=N1N2 ，可采用串行进位或并行进位方式。串行进位：低位进位输出信号作为高位时钟信号。并行进位：低位进位输出信号作为高位计数使能信号。38下页返回上页例6.3.3电路的并行进位方式进位输出计数输入例6.3.3 :试用两片同步十进制计数器74160 接成百进制计数器。解：M = 100，N1 = N2 = 10将两片74160按并行进位方式连接。74160 (1)74160 (1)仿真39下页返回上页两片74160的EP和ET恒为1，都工作在计数状态。1将两片74160按串行进位方式连接但这种接法下两片74160不是同步工作的。在N

12、1、N2 不等于N 时，可以先将两个N 进制计数器，分别接成 N1 进制计数器和 N2 进制计数器，然后再以并行进位方式将它们连接起来。计数输入74160 (1)进位输出74160 (2)40下页返回上页当M为大于N的素数时，不能分解为N1和N2 ，必须采取整体置零或整体置数方式。整体置零：首先将两片N进制计数器按最简单的方式， 接成一个大于M的计数器（如N*N进制）， 然后从M状态译出异步置零信号， 将两片N进制计数器同时置零， 基本原理和 M N 时置零法一样。整体置数： 基本原理和 M N 时置数法类似。41计数输入74160 (1)74160 (2)下页返回上页 例6.3.4电路的整体

13、置零方式例6.3.4 :试用两片同步十进制计数器74160 接成二十九进制计数器。整体置零从状态29译出异步置零信号。进位输出42下页返回上页整体置数然后从状态28译出同步置数信号，将同步置数信号同时加到两片74160上，第29个计数脉冲到达时，将计数器置初始0状态。先将两片74160接成百进制计数器，计数输入进位输出 例6.3.4电路的整体置数方式74160 (1)74160 (2)43下页返回上页 环形计数器电路0 0 0 01 1 1 10 0 0 10 0 1 00 1 0 0 1 0 0 00 1 0 1 1 0 1 01 1 0 01 0 0 10 0 1 10 1 1 0四、 移

14、位寄存器型计数器a 环形计数器1 1 1 01 1 0 11 0 1 10 1 1 144下页返回上页 扭环形计数器电路0 0 0 10 0 0 01 0 0 0 1 1 0 00 1 1 11 1 1 01 1 1 10 0 1 1b 扭环形计数器0 1 0 10 0 1 01 0 0 1 0 1 0 01 1 0 11 0 1 10 1 1 01 0 1 045下页返回上页五、顺序脉冲发生器在一些数字系统中，有时需要系统按照事先规定的顺序进行一系列的操作。就要求系统的控制部分能给出一组在时间上有一定先后顺序的脉冲信号，再用这组脉冲形成所需要的各种控制信号。顺序脉冲发生器就是用来产生这样一组

15、顺序脉冲的电路。46下页返回上页顺序脉冲发生器可以用移位寄存器构成。当环形计数器工作在每个状态中只有一个1的循环状态时，它就是一个顺序脉冲发生器。优点：不必附加译码电路，结构比较简单。缺点：使用的触发器数目较多， 同时还必须采用能自启动的反馈逻辑电路。CLKQ0Q3Q2Q147下页返回上页在顺序脉冲较多时，可以用计数器和译码器组合成顺序脉冲发生器。CLKEPETD0D1D2D3Q0Q1Q2Q374LS161D0D1D2S174LS138CCLK11在连续输入信号的情况下，Q2、Q1、Q0 的状态将按000一直到111的顺序反复循环，并在译码器的输出端依次输出顺序脉冲。48下页返回上页六、序列信号发生器在数字信号的传输和数字系统的测试中，有时需要用到一组特定的串行数字信号。通常把这种串行数字信号叫做序列信号。产生序列信号的电路称为 序列信号发生器。序列信