微机原理第三章的教学课件

1、1微机原理及应用第三章存储器第3章 半导体存储器 3.1 存储器概述3.2 随机存取存储器(RAM)3.3 只读存储器(ROM)3.4 存储器与CPU的连接3内存储器（半导体存储器）读写存储器RAM只读存储器ROM静态RAM（SRAM）:存取时间为几十纳秒，集成度比较高，每片容量为几KB到几十KB动态RAM（DRAM）:集成度特别高，每片容量为几十MB掩模式ROM：厂家做好后只能读取信息，不能修改可编程PROM：用户可以对其进行一次性写入，一旦写入不能修改可擦写EPROM：用紫外线擦除存储内容，擦除后可以重新写入电擦写E2PROM：用电的方法擦除3.1 存储器概述3.1.1存储器的分类存储器外

2、存储器43.1.2半导体存储器的结构存储单元的选择5在内存空间比较大的体系中，由于内存单元较多，即所需存储器芯片较多，往往采用模块化结构。，每个模块由存储接口和存储器芯片组成。同一模块中的存储器芯片可以有若干组，比如，256KB的模块由64组来组成，每一组内有8个4K*1bit的芯片，它组成一个存储矩阵。同一组中的几个芯片总是同时被选中或未被选中，所以它们的片选输入端总是连在一起的。当片选信号有效时，被选中的存储器芯片组就可按8位（1字节）被读出或写入。6存储容量：指能存储的二进制的位数，以bit为单位 存储容量=存储单元数*位数 8086的存储容量为1MB=1M*8bit存储速度： 存取时间

3、Ta：存储器从接收、寻找存储单元的地址码开始到它取出或存入数据为止所需要的时间，是启动一次读出或写入到操作完成所需的时间。 存储周期Tmc：指连续启动两次独立的读或写操作所需的最小时间间隔。存储周期略大于存取时间。 3.1.3内存储器的性能指标7功耗 ：功耗低，0.1mW/位可靠性：指外界电磁干扰及温度变化对存储器的影响，目前所用的半导体存储器芯片的平均故障间隔时间为105-108小时左右 集成度：指每一片芯片上能集成多少个基本存储电路，每个基本存储电路存储一个二进制位，所以集成度表示为位/片。3.1.2内存储器的性能指标8 3.2 随机存取存储器RAM3.2.1静态随机存取存储器SRAM一、

4、SRAM工作原理（略）Q QD D 9二、SRAM举例常用的典型SRAM的芯片有6116 6264 62128 62256它们的存储容量分别为2K*8bit， 8K*8bit， 16K*8bit， 32K*8bit101、芯片结构（以6116为例介绍引线功能）A0-A10共11根地址线；D0-D7共8根数据线；CS片选信号：当CS低电平有效时才能选中芯片；OE输出允许信号：当OE为低电平时，才允许芯片将某单元的数据送出；R/W读写控制信号：当R/W=0时，允许将数据写入芯片，当R/W=1时，允许芯片上的数据读出。611611R/WCSOED7-D000写入100读出1高阻态122、6116的工

5、作过程写入数据的过程1R/W0132、6116的工作过程读出数据的过程R/W0143、存储器的连接使用 对存储器进行读写操作，首先由地址总线给出地址信息，然后发出进行读写操作的控制信号，最后在数据线上进行数据交换，因此存储器的连接要完成:（1）地址线的连接（2）数据线的连接（3）控制线的连接 按规定的内存地址范围，将存储器芯片片内地址线连接到地址总线上，芯片的片选信号是由高位地址（片外地址）和控制信号译码产生的，由它们决定芯片的内存地址范围。156116的连接D0D7A0A10R/WOECSA0A10WRRD译码电路高位地址信号D0D761168086系统总线16全地址译码用全部的高位地址信号

6、作为译码信号，使得存储器芯片的每一个单元都占据一个唯一的内存地址。所接芯片的地址范围：F0000HF07FFHA19A18A17A16A15A14A13&1CSA12A1117部分地址译码用部分高位地址信号（而不是全部）作为译码信号，使得被选中得存储器芯片占有几组不同的地址范围。两组地址： F0000HF07FFH B0000HB07FFHA19A17A16A15A14A13&1CSA12A11183-8译码器G1G2AG2BCBAY0Y1Y2Y3Y4Y5Y6Y7CY6011Y7111Y5101Y4001Y3110Y2010Y1100Y0000输出CBA19应用举例：6264与系统的连接地址范

7、围为：38000H39FFFHD0D7A0A12WEOECS1CS2A0A12WRRDD0D7A19G1G2AG2BCBA&A18A14A13A17A16A15VCCY020电容上存有电荷时，表示存储数据A为逻辑1；行选择线有效时，数据通过T1送至B处；列选择线有效时，数据通过T2送至芯片的数据引脚I/O；为防止存储电容C放电导致数据丢失，必须定时进行刷新；动态刷新时行选择线有效，而列选择线无效。（刷新是逐行进行的。）3.2.2动态随机存取存储器DRAM1DRAM基本存储单元及其工作原理ABT1T221DRAM的基本存储单元是单个场效应管及其极间电容必须配备“再生放大电路”进行刷新每次同时对一

8、行的存储单元进行刷新每个基本存储单元存储二进制数一位许多个基本存储单元形成行列存储矩阵DRAM一般采用“位结构”存储体：每个存储单元存放一位需要8个存储芯片构成一个字节单元每个字节存储单元具有一个地址222简单DRAM芯片举例 2164A：64K1bit引脚结构：A0-A7地址输入端，在DRAM的构造上，芯片的地址引线是复用的，地址线只有8位，如何寻址64K单元呢？NCDINWERASA0A2A1GND VCCCASDOUTA6A3A4A5A7 1 16 2 15 3 14 4 13 5 12 6 11 7 10 8 9 在存取芯片的单元时，其操作过程是将存取的地址分两次输入到芯片中去，每次都

9、有A0-A7输入，这两次加到芯片的地址分别称为行地址和列地址，8位行地址选择256行，8位列地址选择256列，256*256=64K23RAS：行地址选通信号。低电平有效时，8位地址作为行地址送至芯片内部行地址锁存器锁存；CAS：列地址选通信号。地址总线上先送上行地址，后送上列地址，它们分别在RAS和CAS有效期间被锁存在锁存器中。WE：写允许信号，WE=0，数据写入；WE=1，数据读出DIN：数据输入，写操作时，数据由DIN送入芯片内部。DOUT：数据输出，读操作时，数据由DOUT送出。24DRAM的工作过程 读出数据。 写入数据。 刷新。25DRAM2164的读出过程26DRAM2164的

10、写入过程273.3 只读存储器ROM3.3.1掩膜型ROM 信息制作在芯片中，不可更改Vcc地址选通1D3 D2 D1 D0 掩膜ROM是靠MOS管是否连接来决定0、1的，当连接管子时对应位信息就是0，当没有连接时对应信息就是1。 283.3.2可编程只读ROM（PROM） 允许一次编程，此后不可更改D7 D6 D5 D4 D3 D2 D1 D0Vcc地址选通1 PROM是靠存储单元中的熔丝是否熔断决定信息0、1的，当熔丝烧断时对应位信息就是0，当没有烧断时对应信息就是1。 293.3.3 可擦除可编程只读ROM（EPROM）2764VppA12A7A6A5A4A3A2A1A0D0D1D2GN

11、DVccPGMNCA8A9A11OEA10CED7D6D5D4D312345678910111213142827262524232221201918171615存储容量为8K828个引脚：13根地址线A12A08根数据线D7D0片选CE编程PGM读写OE编程电压VPP30工作方式CEOEPGMA9VPPDO7DO0读出0015V输出读出禁止0115V高阻维持15V高阻编程01负脉冲21V输入编程校验00121V输出编程禁止121V高阻2764功能表313.3.4 电可擦除可编程只读ROM(E2PROM) 采用加电方法在线进行以字节为单位擦除和编程，也可多次擦写。内设编程所需高压脉冲产生电路，可

12、在线写入，但写入时间较长（10ms）。32存储器字数单片存储器字数存储器位数单片存储器位数=所需芯片总数例：要构成16KB的存储器，需要几片2K*2bit的RAM存储器？3.4 存储器的扩展33一、位扩展（只加大位长，存储体的字数与存储器芯片字数一致）用64K1bit的芯片扩展实现64KB存储器 进行位扩展时，模块中所有芯片的地址线和控制线互连形成整个模块的地址线和控制线，而各芯片的数据线并列（位线扩展）形成整个模块的数据线（8bit宽度）。 64K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/O cs 64K1I/OD0D7A16A0

13、 A15RDWR34例：假设用8K*2bit的RAM芯片组成8K*8bit的存储器，地址范围为38000H-39FFFH.35二、字扩展（只加大字长，存储体的位数与存储器芯片位数一致）用8K8bit的2764芯片扩展实现64KB存储器 进行字扩展时，模块中所有芯片的地址线、控制线和数据线互连形成整个模块的低位地址线、控制线和数据线 ， CPU的高位地址线（扩展的字线）被用来译码以形成对各个芯片的选择线 片选线 。 A0 A12RDD0 D764K*1D0764K*1D0764K*1D0764K*1D0764K*1D0764K*1D0764K*1D07CS1 8K8D07译码器Y0Y1Y7A13

14、 A14 A15 GG2AG2BCBAA18 A16 A17 A19 36例：用几片6116（2K*8bit）组成4KB的存储器，要求存储器地址范围为7C000H-7CFFFH.37三、字位同时扩展用16K4bit的芯片扩展实现32KB存储器 首先对芯片分组进行位扩展，以实现按字节编址； 其次设计芯片组的片选进行字扩展，以满足容量要求；本例采用部分译码方式。16K416K4A0 A13RDWRD0 D3D4 D7A15A1416K416K4A16GBA译码器38.00001H00003H00005HFFFFDHFFFFFH.00000H00002H00004HFFFFCHFFFFEH512KB512KBD15-D8D7-D