低频电子电路--第6章

1、低频电子电路-人民邮电出版社普通高等教育“十一五”国家级规划教材授课：曾浩6.1集成增益器件 6.1.1双极型集成增益器件 6.1.2集成增益器件 6.1.3 集成运放的技术指标6.2 集成与、或、非门的电路基础 第六章 集成器件基础 集成器件： 是指基于同一硅基片材料，通过制造工艺流程在不同区域完成二极管、晶体管、场效应管、电阻和电容的功能区域，并经基片表面光沉积铝层和光刻工艺完成各区域的连接，构成具有电路功能的集成器件。 因此，集成器件又称集成电路 (Integrated Circuit)。 集成电路制造的特性： 基于制造工艺流程的标准性，同一硅基片上相邻区域元器件的参数误差可以控制在较小

2、范围内，即可以在设计中采用对称的电路设计理念。集成器件的电容可以采用PN结的结电容，也可以采用 二氧化硅绝缘方式得到；电阻则采用掺入一定杂质得到。为了避免占用较大的基片区域，大电容 ( 200 pF ) 和几十欧至几十千欧以上的电阻，可以采用电极外接分立元件方式完成，这样可以实现较精确参数选择和较理想的线性特性。此外，集成工艺不易实现电感。 集成电路自1958年以来的50年发展，已达到单个基片上制作几千万个晶体管或场效应管的完整电子系统水平。与分立元件相比，具有体积小、重量轻、耗电少，由此制作的成品电路系统可靠性高、性能好，成本低。 集成电路按其处理的信号类型的不同，分为处理数字信号的数字集成

3、电 路、处理模拟信号的模拟集成电路，以及模数混合集成电路三大类。 数字集成电路有与、或、非等数字逻辑电路，模拟集成电路有集成运算放大器（或集成增益器件）等，模数混合集成电路有各种模拟比较器和数模、模数转换器等。6.1集成增益器件 集成增益器件，又称集成运算放大器，具体可分为双极型集成增益器件和MOS集成增益器件。 集成运算放大器具有高增益、高可靠性等优点。能作为通用增益器件，象晶体管一样，广泛运用于对模拟信号的运算处理和信号放大，以及比较判断等电路领域。 从内部组成看，集成运放是一个双输入的多级级联的直接耦合电路，其等效方框图如图6-1-1所示。 它的典型输入级为各种改进型的差分放大电路；中间

4、级（对CMOS集成电路可能没有该级放大）是由一到两级放大电路组成的高增益电路；输出级采用能适应输出负载需求的放大电路；偏置电路采用恒流源偏置电路。 此外，在组成电路中，还附有电平位移电路、保护输出级管子安全工作的过载保护电路，以及还可能附有自动恒温控制电路等其它提升电能性能的辅助电路。 电压型集成运放（本章简称集成运放）的电路符号如图6-1-2(a)、(b)所示，其中(a)为国内常用符号，(b)为国外常用符号。图中电位、分别与符号内的同相输入端“+”号和反相输入端“”的电位相对应，电位代表输出电极的响应电位；输入与输出的信号转移关系如图6-1-2(c)所示。 (a) (b) (c) (d) 从

5、输入与输出的信号转移关系可以得出如下结论：该电路的总体特性与差分放大器的大信号特性(图4-3-4)类似，即该器件属于非线性器件。从电路运用分析角度看，特性可以用三条渐进线描述，如图6-1-2(d)所示，即 通常将特性中原点附近的区域称为小信号放大区（也称线性区），可以完成输入差模信号的线性放大；在输出最大值或最小值时，则对应于管子内部的截止和饱和（晶体管）、或截止和可变电阻（场效应管）的非放大状态，通常统称为增益器件的饱和区。 从电特性看，集成运放输入电阻大，从几十k 到几十M，而输出电阻较小，从几百到几十；在小信号放大区，它的增益可高达(60140dB)，即是一种较理想的增益器件。 基于电路

6、内部的直接耦合特点，集成运放也存在温漂问题。同时，在双直流电源的条件下，会通过内部设计，使输入信号端电位为零时，输出端电位也为零，即有利于在与其它集成运放连接时，不需要考虑它们之间的电平配置问题。但在单电源工作时，必须外加直流偏置电路。 6.1.1 双极型集成增益器件 双极型集成增益器件是在很小的硅片(例如1mm2)上，将成千上万个等效元器件连接成的电路整体，由于工艺上的原因，内部等效元器件具有如下特点： 元器件参数的绝对值不易控制，但对于多个对称元器件的参数则能做到较好的一致性。 限于工艺，内部单个等效 PNP 管的 1000以上的晶体管。 为了简化工艺，二极管采用将晶体管的发射结或集电结短

7、路方式实现，即管子制造只保留双极型晶体管的制造工艺。 为了避免占用较大的基片区域，交流电阻值大于几十k时，可考虑采用恒流源方式实现，或外接。 本节以双极型工艺制造的F007（也称，或LM741）集成运放为例，给出电压型集成放大单元的分析。 F007内部电路具体分为四部分，即偏置电路、输入放大级、中间放大级和输出放大级。 集成运放电路组成 由于实际电路较复杂 ，因此读图时，应根据电路组成，把整个电路划分成若干基本单元进行分析。输入级中间增益级输出级偏置电路采用改进型差分放大器采用12级共发电路 采用射随器或互补对称放大器采用电流源 F007集成运放内部电路 输入级组成：由T1、T3和T2、T4组

8、成的共集共基组合电路构成双入单出差放。T5、T6、T7组成的改进型镜像电流源作T4管的有源负载。T8、T9组成的镜像电流源代替差放的公共射极电阻REE。输入级特点：改进型差放具有共模抑制比高、输入电阻大、输入失调小等特点，是集成运放中最关键的一部分电路。中间级组成： T17构成共发放大器。 T13B、T12组成的镜像电流源作有源负载，代替集电极电阻RC。电路特点： 中间级是提供增益的主体，采用有源负载后，电压增益很高。隔离级 ： T16管构成的射随器作为隔离级 ，利用其高输入阻抗的特点，提高输入级放大倍数。输出级组成：T14与T20组成甲乙类互补对称放大器。该放大器采用两个射随器组合而成。电路

9、特点：输出电压大，输出电阻小，带负载能力强。过载保护电路 ：T15、R6保护T14管，T21、T22、T24、R7保护T20管。正常情况保护电路不工作，只有过载时，保护电路才启动。隔离级 ：T23A管构成的有源负载射随器作为隔离级，可提高中间级电压增益。T13A与T12组成的镜像电流源作有源负载，代替T23A的发射极电阻RE。偏置电路：偏置电路一般包含在各级电路中，采用多路偏置的形式。T10、T11构成微电流源，作为整个集成运放的主偏置。电平位移电路 ：输入级共集共基组合电路中，采用极性相反的NPN与PNP管进行电平位移。不专门另设电平位移电路。 将上述单元电路功能综合起来可见，F007是实现

10、高增益放大功能的一种集成器件。 它具有高Ri、低Ro、高Av、高KCMR 、低失调、零输入时零输出等特点，是一种较理想的电压放大器件。6.1.2 MOS集成增益器件 根据管子隔离的需要，以及MOS集成电路制造工艺水平的限制，其内部各MOS管的衬底不可能总具有相同的电位，即MOS管衬底不总是与相应的MOS管源极相连接。正因为如此，针对不同情况的放大单元电路，其电路结构也应有所不同，图6-1-6给出了常见的三种情况。图中，T1管为放大管，T2管为T1管的有源负载管。 （a） （b） （c）（a）以地为衬底 （b）以地为衬底 （c）分别以最高和最低电位为衬底图6-1-6MOS集成内部单元放大器 其中

11、，(a)、(b)两图中管子的衬底均是与电路最低电位地相连接，因其两管子均为N沟道，即可以采用单一的N沟道MOS集成工艺制作技术完成，因此统称为NMOS放大单元电路。其中，(a)图两管均为增强型管子，也称为E/E放大器，(b)图因含增强和耗尽型两种管子，则称为E/D放大器。 通常将衬底电位不同的放大单元电路称为CMOS放大单元电路，典型电路如图6-1-6 (c)所示；该电路对应的集成制造工艺称为CMOS集成工艺（CMOS，Complementary MOS）。 图6-1-7为图6-1-6 (c)的典型CMOS双管的结构示意图。 图6-1-7图6-1-6(c)的CMOS双管结构示意图 综上所述，无

12、论NMOS或是CMOS放大电路，放大管和负载管的衬底都可能与管子的源极电位不一致，因此，我们在管子小信号等效电路中必需考虑衬底与源极电压差对导电沟道的影响。 6.1.3 集成增益器件的技术指标 基于集成增益器件内部的差放和多级放大的直接耦合特点，集成增益器件的参数应包括直接耦合和差放电路的参数组成。 一般来说，在应用集成增益器件的电路设计中，正确理解和运用其特性参数，是评价和选择集成增益器件所必需的。但由于集成增益器件的参数名目很多，以及各生产厂家给出的参数的不同，我们只能关心一些基础的参数。基础参数分为三类：1、直流参数2、信号参数（着重点）3、快速转换信号参数主要信号参数： 差模开环增益

13、Ad 开环共模增益 Ac 共模抑制比 KCMR 开环带宽 BW 差模输入阻抗 Zid 共模输入阻抗 Zic 输出阻抗 Zo 以及输出峰-峰电压值 Vopp 最大差模输入电压VidM6.2集成与非、或非的电路基础 为了适应数字信号的逻辑处理，人们已将集成技术应用于数字电路领域。从分析角度讲，该领域的电路属于增益器件的大信号应用。下面就基础的逻辑电路原理讲解如下。1. 基础逻辑非门 根据表3-2-1的非逻辑信号目标，即输入代表信息1的高电平时，电路应输出低电位；当输入代表信息0的低电平时，电路应输出高电位。由此，可以采用共发射极晶体管电路的反相原理来实现逻辑非的数字信号处理，具体电路如图 6-2-

14、1(a)所示。 （a）原理图 （b）分析曲线图6-2-1 逻辑非门电路原理 下面分析的关键是找出：代表信息1和0的高、低电平大小和范围。 由图6-2-1(b)可知，在晶体管处于饱和状态时，电路输出低电平为 （6-2-1） 设晶体管处于饱和和放大的临界状态时，可得 （6-2-2） 实际晶体管饱和输出电压在0.10.3V左右，则 （6-2-5） 如考虑到晶体管截止时，输出电压约为的情况，电路高电平应限制在 （6-2-6） 若进一步考虑到，晶体管截止时的 的实际情况。为使电路可计算，此时电流用穿透电流 ICEO 来劲时表示，则电路高电平的限制范围为 （6-2-7） 2. 晶体管集成逻辑与非门 与非逻

15、辑电路是指能完成如表6-2-1所示的输入输出关系的具体电路。 输入特性描述输入 viA输入 viB输入 viC中间量vc1输出vo输入含一个0以上00001001010011100101110输入全111110 晶体管集成逻辑与非门的典型逻辑电路如图6-2-2所示。图中输入级的管完成逻辑与的功能，中间级和输出级一起完成逻辑非的功能。 （a）原理图 （b）输入输出关系曲线 其中，T1管的逻辑与功能是利用T1管的多发射级晶体管来实现的。类似于题图1-13(b)的二极管的逻辑关系，具体可采用图6-2-3来说明 (a)集成内部示 (b)等效电路符号 (c)原理说明图图6-2-3 多发射级晶体管 由图6

16、-2-2(b)可见，该集成电路输入低电平在0.350.6V，高电平在23.6V范围内是可靠的。当然，若考虑到温度等因素的影响，我们在实际中还应留有余地，有关讨论，可以参见数字电路的相关课程教材。 3. 复合管 复合管是指由多个管子组合的等效管子，其作用类似于一个管子，在集成电路中往往能实现单个管子不能完成的任务。如限于工艺不能制造 大的PNP管时，可采用图6-2-4(c)、(d)的复合方式。 在图中电位配合下，构成复合管的两个管子均能同时处于放大状态，电流流向合理。下面以图6-2-4(d) PNP型为例分析如下。（1）放大倍数 得出等效PNP管的 （2）交流小信号电阻（3）BE间的导通电压由T1管决定。 总之，其它的复合管也有类似的结论。 4. 晶体管集成逻辑或非门 或非逻辑电路是指能完成如表6-2-2所示的输入输出