可预置时间的显示播音系统的正文

1、沈阳工程学院课程设计（论文）可预置时间的显示播音系统- PAGE 22 - PAGE 21 -1 设计任务描述1.1 设计题目：可预置时间的显示播音系统的设计1.2 设计主要要内容及及要求1.2.1 设设计目的的（1）掌掌握可预预置时间间的显示示报警系系统的设设计电路路的构成成、原理理与设计计方法；（2）熟熟悉集成成电路的的使用方方法。1.2.2 基基本要求求（1）某某电台223时330分停停止播音音，第二二早4时时30分分开机准准备播音音，要求求早晨无无人时自自动启动动机组播播音；（2）晶晶体振荡荡电路及及分频电电路；（3）可可控制的的计数、锁存、译码、显示系系统。1.2.3 发发挥部分分

2、时、分分显示电电路；2 设计计思路可预置定定时显示示播音系系统是由由脉冲发发生器、分频地地电路、计数电电路、锁锁存电路路、比较较电路、译码电电路、显显示电路路，等七七大部分分构成的的。所谓谓的脉冲冲信号，此系统统可以进进入自动动计时状状态，当当时间到到与我们们预置的的相同后后电台就就开始自自动播音音，用一一个了2290六六进置计计数器和和一个2290十十进制的的计数器器组成的的一个六六十分频频电路的的功能使使显示器器时期能能够能够够每隔660秒显显示器显显示一次次，当时时钟个位位和分钟钟十位的的输入信信号与我我们在所所存器预预定的信信号相同同，输出出00，播音系系统开始始响。因因为播音音系统是

3、是由脉冲冲产生的的，需要要1HZZ的方波波，我选选用了5555多多谐振荡荡器，使使其产生生100000HHZ的方方波，我我们需要要的是11HZ的的方波，就必须须用分频频器来实实现，我我选用了了4个同同步100进制的的741160分分频，就就能产生生1HZZ的方波波，然后后再通过过六十进进制和二二十四进进制计数数器实现现秒分时时电路加加法计数数。此系统中中比较器器我选用用的是774855，他的的作用就就是用来来实现我我们预制制的时间间，当计计数器的的时间与与比较器器设定的的时间相相同时，比较器器输出高高电平信信号，输输入扬声声器的触触发器端端，使扬扬声器其其能够及及时播音音，还有有就是在在显示器

4、器上面把把消引端端接上高高电平使使显示器器随时都都亮着。3 设计计方框图图扬声器555振荡器分频器计数器锁存器译码器驱动器显示器比较器4 各部部分电路路设计及及参数计计算4.1振振荡器图4.11 5555多多谐振荡荡器的逻逻辑电路路 555定定时器和和外接元元件R11、R2、C构构成多谐谐振荡器器，脚22与脚66直接相相连。电电路没有有稳态，仅存在在两个暂暂稳态，电路亦亦不需要要外接触触发信号号，利用用电源通通过R11、R2向C充充电，以以及C通通过R22向放电电端放电电，使电电路产生生振荡。电容CC在和之间充充电和放放电，从从而在输输出端得得到一系系列的矩矩形波。5555电路要要求R11与R

5、22均应不不小于11K，但两两者之和和应不大大于3.3M。此部分电电路是由由5555多谐振振荡器和和分频电电路两部部分构成成，其中中分频电电路是有有4个十十进制的的741160计计数器通通过并联联方式组组成的，它是直直接影响响后面电电路的工工作情况况，所以以他的精精度和稳稳度是要要求相当当高的, 由 5555 定时器器和外接接元件 R 11 、 R 22 、 C 构构成多谐谐振荡器器，脚 2 与与脚 66 直接接相连 。电 路没有有稳态 ， 仅仅存在两两个暂稳稳态 ， 电路路亦不需需要外加加触发信信号。5555 电路路要求 R 11 与 R 22 均应应大于或或等于 1K ，但但 R 1 R

6、2 应应小于或或等于 3.33M。外部部元件的的稳定性性决定了了多谐振振荡器的的稳定性性， 5555 定时器器配以少少量的元元件即可可获得较较高精度度的振荡荡频率和和具有较较强的功功率输出出能力。因此这这种形式式的多谐谐振荡器器应用很很广。我用的是是55多多谐振荡荡器来实实现的，在设计计时，取取R1=7.22k,RR2=7720kk。 令其产生生脉冲的的频率为为10HHZ，有有多谐振振荡周期期公式：得到公式式：带入数值值：其产生的的10000000HZ的的脉冲通通入分频频器的CCP端，通过四四个十进进制17741660，最最后输出出一个11HZ的的脉冲。4.2分分频器图4.22 774LSS1

7、600分频器器由于电路路所需要要的频率率为1HHz，而而振荡器器多产生生的频率率过高，所以需需要用分分频器进进行分频频然后使使用，实实际上分分频器也也就是计计数器，将四个个十进制制计数器器级联后后，用前前一个计计数器的的进位信信号来控控制下一一个计数数器的工工作与否否，由于于我选用用的计数数器是774LSS1600它一个个用上升升沿控制制计数的的而进位位信号结结束时才才应该是是有效信信号，所所以我在在两个计计数器之之间加上上一个非非门，这这样输出出信号每每经过一一个计数数器频率率就会降降为原来来的1/10，所以原原来的1100000Hzz频率信信号在经经过4个个计数器器后便可可以得到到我所需需

8、要的11Hz的的信号。其中分分频器件件741160如如图4.2所示示。其中7441600的引脚脚功能图图如下：引出端符符号：功能段CLR清零端 QAQQD输出端ENP使能控制制端ENT使能控制制端CLK输入端LOADD预置端741660之间间(或称称为各级级之间)的连接接方式可可分为串串行进位位方式、并行进进位方式式、整体体置零方方式和整整体置数数方式几几种，假假定已有有的是NN进制计计数器，而需要要得到的的是M进制计计数器， 若MM可以分分解为两两个小于于N的因数数相乘，即MN1N2,则可可采用串串行进位位方式或或并行进进位方式式将一个个N1进制计计数器和和一个NN2进制计计数器连连接起来来

9、构成成M进制计计数器，而7441600本身就就是一十十进制计计数器，正好是是我们所所需要的的，该系系统同中中采用的的分频电电路是用用并行进进位方式式的接法法来实现现进位的的，如图图所示用用了4个个集成块块，首先先第一个个741160的的工作状状态端控控制端EENP和和ENTT都接高高电平，实其处处于计数数状态，以第一一个7441600的仅为为输出端端C作为为第二个个741160的的ENPP和ENNT的输输入端，每当第第一个计计数器计计成9（10001）时时，下一一个CPP信号到到达时，第二个个计数器器开始工工作，而而第一个个计数器器循环计计数为00（00000），他的的C端回回到低电电平，第第

10、一个计计数器的的控制端端ENPP和ENNT恒为为1，这这样就能能使计数数器始终终处于工工作状态态。以此此类推，后几个个计数器器的连接接方式与与前面的的完全相相同，工工作状态态也与第第一片与与第二片片之间的的工作状状态一样样。通过过四个十十进制11741160，最后输输出一个个1HZZ的脉冲冲。分频频电路如如图4.3所示示。图4.33 分分频器的的逻辑电电路4.3计计数器电电路图4.44 计计数器的的逻辑电电路这部分我我同样采采用了7741660这个个器件，我要用用6个742990做成一一个600进制的的分频时钟输入产产生电路路，一个个60进制制的分计计数器和和一个224进制制的时计计数器。74

11、2990本身是是一个110进制制的计数数器，我我要将右右边的两两个连接接起来组组成一个个60进制制的秒计计数器，就需要要把秒计计数器的的十位7742990做成6进制计计数器。当其没没有输出出01110时，RD处于于高电平平工作状状态，而而分计数数器的个个位744290的CP端由由于反向向器的作作用则始始终处于于低电平平，不工工作。当当输出为为01110时，RD处出出现下降降沿，计计数器置置0。与非非门输出出的低电电平经过过一个反反向器转转为高电电平，此此时分计计数器的的个位的的CP端则则出现上上升沿，开始工工作。如如此，就就完成了了60进制制的秒计计数器也也完成了了由秒向向分的进进位，其其中计

12、数数器电路路如图44.4所所示。4.4锁锁存器电电路图 4.5 锁存器器的逻辑辑电路为了能够够达到每每60秒秒在LEED显示示器上显显示一次次时间的的效果，需要加加上一个个锁存器器，在这这里我用用了744LS777这个个器件，据我的的了解其其实它就就是一个个4块DD触发器器的集成成产品，在器件件上有四四个控制制端分别别用来控控制4个个D触发器器的工作作状态，因为DD触发器器是输入入什么输输出就是是什么，所以四四个控制制端就分分别控制制四个DD触发器器的D端端是否与与外电路路向连，从而达达到读取取存入输输出与将将储存数数据输出出两种状状态，在在这部分分里通过过控制使使其每660秒开开通一次次以储

13、存存一次并并将存入入数据输输出给译译码器从从而达到到显示时时间的目目的。计计数锁存存电路是是每个数数字钟电电路的重重要组成成部分将将秒信号号输入计计数器的的CP端端，通过过四个计计数器的的串行级级联得到分、时时的输出出信号。又分别别通过锁锁存器，进而输输入译码码显示系系统，锁锁存器电电路如图图4.55所示。4.5 译码显显示电路路图 4.6 译译码显示示逻辑电电路这部分电电路所要要完成的的工作是是将计数数器所记记录的时时间显示示出来，首先LLED显显示器是是无法直接从从计数器器读取数数据进行行显示的的，所以以在计数数器和显显示器中中间需要要加上一一个译码码器，译译码器我我选用的的是七段段显示译

14、译码器774LSS47，它是一一个共阴阴极译码码器所以以对应的的我用了了一个共共阴极的的LEDD显示器器，所谓谓的共阴阴极就是是把显示示器里所所有二极极管的阴阴极接到到了一起起并且接接地，所所以译码码器输出出的应是是高信号号译码显显示电路路如图44.6所所示。4.6比比较器电电路图 4.7 比较器器逻辑电电路比较器我我选择的的是744LS885，两两个比较较器分别别接到时时钟个位位和分钟钟十位计计数器，比较器器开始的的时候预预置的是是00111和000100，时钟钟走到与与预置时时间相同同时，比比较器发发出高电电平，电电台开始始播音，比较器器电路图图如图44.7所所示。4.7 播音电电路图 4

15、.8 播音器器逻辑电电路这部分电电路所要要完成的的工作也也就是这这次课程程设计最最后的要要求了，在最后后达到预预定要求求的时候候需要发发出警报报进行提提示，在在这里我我又用到到了5555定时时器，这这里我把把它改装装成了单单稳态电电路，用用前面计计时器应应发出的的有效信信号对它它进行控控制，用用5555连成的的单稳态态电路在在稳态期间会从从5555定时器器的3脚脚输出低低电平，后面所所接的扬扬声器是是不会响响的，当当计数器器计到000111和00010的的时候，两块计计数器的的借位端端会同时时发出借借位信号号，借位位信号为为高所以以我用与与门连接接这样满满足要求求的信号号才会被被输出来来，但是

16、是5555单稳态态电路的的触发信信号是一一个下降降沿也就就是低信信号，需需要在与与门后加加一非门门，所以以我就直直接用了了一个与与非门来来连接计计数器与与报警电电路，当当计数器器计到000111和00010的的时候就就会有高高信号通通过与门门在经过过非门形形成低信信号对单单稳态电电路进行行触发，触发后后单稳态态电路会会进入暂暂稳态，这时就就会从5555定定时器的的3脚输出出一段高高电平，这个高高电平就就可以用用来驱使使电台播播音，电电路图如如图4.8所示示。5 工作作过程分分析可预置时时间的显显示播音音系统的的是由多多谐振荡脉冲发发生器、分频电电路、计计数电路路、锁存存电路、译码电电路、比比较

17、电路路和显示示电路组组成。该该系统可可分为预预置系统统、简单单的数字字钟系统统和播音音系统。由于时间间标准信信号的频频率很高高，要得得到秒脉脉冲，需需要分频频电路。数字钟钟实际上上是一个个对标准准频率(1HZZ)进行行计数的的计数电电路, 这里我我采用的的是7441600作为分分频电路路4次分分频出来来1Hzz信号。同时标标准的时时间信号号必须做做到准确确稳定.通常使使用5555定时时器组成成的多谐谐振荡器器电路构构成数字字钟脉冲冲促触发发。从多多谐振荡荡器提供供的方波波信号通通过分频频器电路路，将高高频信号号经分频频后得到到1HZZ方波信信号供秒秒计数器器进行计计数。分分频器实实际上也也就是

18、计计数器。锁存使使用了774lss77ww锁存器器译码驱驱动电路路将计数数器输出出的二进进制码转转换为数数码管需需要的状状态。数数码管通通常有发发光二极极管(LLED)数码管管和液晶晶(LCCD)数数码管,本设计计提供的的为LEED数码码管。此此系统可可以提前前预置你你想要的的时间，以实现现其他电电路的开开断。此系统统中比较较电路的的作用就就是实现现在设定定的时间间内报警警，当计计数器与与比较器器预置的的时间一一致时，比较器器输出低低电平给给报警系系统，报报警系统统由5555定时时系统组组成。分分频器的的功能主主要有两两个：一一是产生生标准秒秒脉冲信信号；二二是提供供功能扩扩展电路路(校时时电

19、路)所需要要的信号号。 经过多多天时间间的努力力，才了了解如何何设计一一个预置置时钟显显示的，知道了了要做预预置时间间显示电电路之后后，我又又去图书书馆查阅阅有关钟钟表方面面的知识识，因为为本人对对二十四四进制和和六十进进制的思思路不知知正确与与否，所所以本人人花了一一天的时时间在图图书馆弄弄明白了了如何做做一个时时钟显示示可预置置，然后后就是想想到如何何实现可可预置。找到比比较器能能很方便便的实现现此功能能之后本本人在图图书馆查查阅了相相关资料料，在图图书馆看看书的途途中发现现了如何何实现5555多多谐振荡荡器的完完美思路路，理清清思路之之后，很很快完成成了初步步的可预预置时间间的原理理图，

20、并并在张玉玉梅老师师的耐心心指导下下，本人人才开始始了感觉觉领悟到到实习的的重要性性。6 元器器件清单单序号元件型号号元件说明明元件数量量1NC5555定时器2274LSS290十进制加加法计数数器6374LSS160十进制加加法计数数器4474LSS85比较器2574LSS77锁存器4674LSS48七段显示示译码器器47LED显显示器显示器4874LSS21集成门电电路与门门4974LSS04集成门电电路非门门37 主要要元器件件介绍7.1 秒脉冲冲产生电电路555定定时器和和外接元元件R11、R2、C构构成多谐谐振荡器器，脚22与脚66直接相相连。电电路没有有稳态，仅存在在两个暂暂稳态，

21、电路亦亦不需要要外接触触发信号号，利用用电源通通过R11、R2向C充充电，以以及C通通过R22向放电电端放电电，使电电路产生生振荡。电容CC在和之间充充电和放放电，从从而在输输出端得得到一系系列的矩矩形波。5555电路要要求R11与R22均应不不小于11K，但两者者之和应应不大于于3.33M。此部分电电路是由由5555多谐振振荡器和和分频电电路两部部分构成成，其中中分频电电路是有有4个十十进制的的741160计计数器通通过并联联方式组组成的，它是直直接影响响后面电电路的工工作情况况，所以以他的精精度和稳稳度是要要求相当当高的, 由由 5555 定定时器和和外接元元件 RR 1 、 RR 2 、

22、 CC 构成成多谐振振荡器，脚 22 与脚脚 6 直接相相连 。电 路路没有稳稳态 ， 仅存存在两个个暂稳态态 ， 电路亦亦不需要要外加触触发信号号。5555 电路要要求 RR 1 与 RR 2 均应大大于或等等于 11K ，但 R 11 R 22 应小小于或等等于 33.3MM。外外部元件件的稳定定性决定定了多谐谐振荡器器的稳定定性， 5555 定时时器配以以少量的的元件即即可获得得较高精精度的振振荡频率率和具有有较强的的功率输输出能力力。因此此这种形形式的多多谐振荡荡器应用用很广。7.2 分频电电路的原原理及说说明分频器件件741160实实际管脚脚图：管脚功能能介绍RCO进进位输出出端QA

23、QQD输出端端CP时钟钟输入端端EP使能能控制端端ET使能能控制端端LD预置置端741660之间间(或称称为各级级之间)的连接接方式可可分为串串行进位位方式、并行进进位方式式、整体置零零方式和和整体置置数方式式几种，假定已已有的是是N进制计计数器，而需要要得到的的是M进制计数数器， 若M可以分分解为两两个小于于N的因数数相乘，即MN1N2,则可可采用串串行进位方方式或并并行进位位方式将将一个NN1进制计计数器和和一个NN2进制计计数器连连接起来来构成成M进制计计数器，而7441600本身就就是一十十进制计计数器，正好是是我们所所需要的的，该系系统同中中采用的的分频电电路是用用并行进进位方式式的

24、接法法来实现现进位的的，如图图所示用用了4个个集成块块，首先先第一个个741160的的工作状状态端控控制端EEP和EET都接接高电平平，实其其处于计计数状态态，以第第一个7741660的仅仅为输出出端C作作为第二二个7441600的EPP和ETT的输入入端，每每当第一一个计数数器计成成9（110011）时，下一个个CP信信号到达达时，第第二个计计数器开开始工作作，而第第一个计计数器循循环计数数为0（00000），他的CC端回到到低电平平，第一一个计数数器的控控制端EEP和EET恒为为1，这这样就能能使计数数器始终终处于工工作状态态。以此此类推，后几个个计数器器的连接接方式与与前面的的完全相相同

25、，工工作状态态也与第第一片与与第二片片之间的的工作状状态一样样。通过过四个十十进制11741160，最后输输出一个个1HZZ的脉冲冲。7.3 六十分分频时钟钟输入产产生电路路和计数数电路我的六十十分频时时钟输入入产生电电路和计计数电路路利用7742990六十十进置的的功能使使显示器器时期能能够能够够每隔660秒显显示器显显示一次次，在此此过程中中我运用用它来控控制显示示器，要要求是将将它的001100输出当当每次到到到01110的的时候一一端送给给锁存器器，一端端接置零零端，这这样就能能叫显示示器每隔隔六十秒秒显示一一下时间间。在秒秒脉冲产产生电路路中，为为了能实实现以上上功能就就需要把把74

26、2290小小改动一一下，首首先把QQA QQD输出出端接一一个与门门输出（01110）一一方面给给锁存器器，一方方面接回回本身的的置零端端R011 R002，这这样就能能实现控控制显示示器每隔隔六十秒秒就能显显示一次次！下面面就是工工作的原原理图：管脚功能能介绍CPB二二分频时时钟输入入端CPA五五分频时时钟输入入端QAQQ D输输出端 RO1-R022异步置置零端 R911- RR92异异步置99端异步清零零端ROO1-RR02为为高电平平时，只只要置99端R991- R922有一个个为低电电平，就可可以完成成清零功功能。 当RR91- R992均为为高电平平时，不不管其他他输入端端状态如如

27、何，就就可以完完成置99功能。 当RRO1-R022中有一一个以及及RO11-R002中有有一个同同时为低低电平时时，在时时钟端CPAA,CPPB脉冲冲下降沿沿作用下下进行计计数操作作： a) 十进制制计数。应将CCPA与与QA连连接，计计数脉冲冲由CPPB输入入。 b) 二、五五混合进进制计数数。应将将/CPPB与QQB连接接，计数数脉冲由由CPAA输入。c) 二分频频、五分分频计数数。QAA为二分分频输出出，QBBQDD为五分分频输出出。7.4 集成数数值比较较器 774LSS85 集成数数值比较较器744LS885是44位数值值比较器器，其管管脚图如如下。图7.440 774LSS85管

28、管脚图集成数值值比较器器74LLS855共有111个输输入端，只有33个输出出端，输输入端AA3到A0、B3到B0是要做做比较的的两制数数字输入入端，计计数器会会从A33与B3大小开开始比较较若没有有结果则则继续比比较A22与B2的大小小关系，若有结结果则从从输出端端F输出出相应的的大小关关系若还还没有结结果就会会继续比比较下去去直至AA0与B0的大小小关系。其它三三个输入入端是高高位比较较输入端端IAB IABB IIABB FFA B3 XX XX XX XX X XA3 B2 XX XX XX X XA3= B3 AA2 B1 XX XX X XA3= B3 AA2= B2 A1 B0

29、X XX XA3= B3 AA2= B2 A1= B1 A0 B0 X X XXA3= B3 AA2= B2 A1= B1 A0= B0 H LL LA3= B3 AA2= B2 A1= B1 A0= B0 L HH LA3= B3 AA2= B2 A1= B1 A0= B0 X X HHA3= B3 AA2= B2 A1= B1 A0= B0 H H LLA3= B3 AA2= B2 A1= B1 A0= B0 L LL L HH LL LL LL HH LL HH LL LL LL HH LL HH LL LL LL HH LL HH LL HH LL HH LL HH LL LL LL

30、HH LL LL LL HH LL LL LL HH HH LL小 结为期一周周的课程程设计终终于在紧紧张的节节奏中接接近尾声声，一周周的时间间不是很很长，特特别是在在期末考考试的前前一周，真是时时光如流流水，但但是在这这一周的的设计中中我对数数字电子子的了解解又加深深了一层层，我在在这次的的课程设设计中获获益匪浅浅，它不不仅仅是是忙碌的的结晶，更是知知识发挥挥的结晶晶，他让让我们在在这短短短的一周周内学到到了更多多的有关关于设计计的知识识。本次次实习是是我到目目前为止止最头疼疼也是收收获最大大的一次次实习。我是信信息系专专业的学学生，设设计是我我们将来来必需的的技能，这次实实习恰恰恰给我们们

31、提供了了一个应应用自己己所学知知识的机机会，从从到图书书馆查找找资料到到对电路路的设计计对电路路的调试试再到最最后电路路的成型型，都对对我所学学的知识识进行了了检验。可以说说，本次次实习有有苦也有有甜。“苦“的是因因为我是是班里的的课代表表，一天天忙前忙忙后为大大家服务务，因为为我们的的实训是是没有安安排地方方的，我我还多次次去给同同学和老老师找教教室，“甜“的是在在设计的的过程中中直接把把数字电电子一同同复习了了。此次设计计可预置置时间的的显示播播音系统统，让我我充分了了解了数数字计时时的原理理，还有有如何预预置和实实现报警警的原理理。加深深对所学学知识的的了解和和认识、以及知知识迁移移的能

32、力力，通过过可预置置时间的的显示报报警系统统的制作作进一步步的了解解各种在在制作中中用到的的中小规规模集成成电路的的作用及及实用方方法。且且由于可可预置时时间的显显示播音音系统包包括加法法器组合合的计数数电路和和计数器器组成的的分频器器电路，还有晶晶体多谐谐振荡电电路等，通过它它们的进进一步学学习与掌掌握各种种组合逻逻辑电路路与时序序电路的的原理与与使用方方法，以以及各种种电路之之间的怎怎样联系系起来的的，对数数字电路路达到了了一个从从大体的的感性认认识到理理性认识识的升华华。其次次，培养养了严谨谨的学风风，善于于查阅大大量的资资料的同同时，也也不断积积累了丰丰富的知知识，扩扩展了我我的视野野。此次次课程设设计一共共绘制了了两张图图，逻辑辑图和接接线图，绘制是是辛苦的的，但是是成果是是满意的的，看着着各种器器件的连连接和密密布的线线，自己己逐渐对对数字电电路这门门课产生生了浓厚厚的学习习兴趣，大大的的提高了了实际动动手操作作能力，为今后后学习专专业课奠奠定了雄雄厚的基基础。最最后，在在认真完完成课程程设计的的过程当当中，形形成了一一种良好好的习惯惯，这为为我以后后从事社社会实践践或走向向工作岗岗位打下下了坚实实的根基基。致 谢这次的课课程设计计可以如如此顺利利的完成成还是需需要感谢谢很多人人的，在