LCD1602液晶操纵实验_第1页
LCD1602液晶操纵实验_第2页
LCD1602液晶操纵实验_第3页
LCD1602液晶操纵实验_第4页
LCD1602液晶操纵实验_第5页
已阅读5页,还剩2页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、实验报告实验名称: LCD1602液晶控制实验 姓名: 学号: 2011 082408指导教师: 实验时间: 2014 年 3 月 29 日信息与通信工程学院LCD1602 液晶操纵实验实验目的了解 LCD1602 的大体原理,把握其大体的工作流程。学习用 Verilog HDL 语言编写 LCD1602 的操纵指令程序,能够在液晶屏上显示出正确的符号。能够自行改写程序,并实现符号的动态显示。实验要求阅读LCD1602液晶芯片手册,在充分明白得硬件电路、字图形液晶的显示原理、工作原理和时序的基础上,结合流水线设计和同步状态机设计方式,完成LCD1602液晶上动态显示。能够实此刻LCD1602液

2、晶屏第一行左侧第一名的位置循环显示09,而且能够用一个拨码开关BM8实现显示的复位功能。任务 1:更改 LCD 上显示的字符。通过更改wire 127:0 row1_val,wire 127:0 row2_val的赋值即可,注意保证“”内的字符数包括空格共16位。任务 2:将“ LCD1602 驱动模块”文件与“LCD1602 驱动测试模块”文件归并成为一个verilog文件。第一,新建一个顶层 VerilogHDL 文件,将两个文件的输入,内容归并,调试新的模块,然后将管脚连接在一路,从而完成归并。任务 3:实现液晶屏的某一名完成0 9 的循环变换,而且设置复位键, 在循环进程中按下复位键循

3、环可从0从头开始。3实验原理LCD1602大体原理LCD1602 液晶能够同时显示 16x02 即 32 个字符,模块内部的字符发生存储器 (CGROM) 已经存储了 160 个不同的点阵字符图形,这些字符有:阿拉伯数字、英文字母的大小写、经常使用的符号、和日文化名等,每一个字符都有一个固定的代码,比如大写的英文字母“A ”的代码是01000001B ( 41H),显示时模块把地址41H 中的点阵字符图形显示出来,就能够看到字母 “A ”。因为1602 识别的是ASCII码,实验能够用ASCII码直接赋值, 在单片机编程中还能够用字符型常量或变量赋值,如“ A ”。1602 通过 D0D7的

4、8 位数据端传输数据和指令。图 1LCD1602封装示用意1602 字符型LCD 通常有14 条引脚线或16 条引脚线的LCD,多出来的2 条线是背光电源线VCC(15 脚 ) 和地线GND(16 脚 ) ,其操纵原理与14 脚的 LCD 完全一样。表 1LCD1602引脚功能引脚符号功能说明1VSS一般接地2VDD接电源( +5V )3V0液晶显示器对比度调整端,接正电源时对比度最弱,接地电源时对比度最高(对比度过高时会产生 “鬼影 ”,使用时可以通过一个 10K 的电位器调整对比度)。4RSRS 为寄存器选择,高电平 1 时选择数据寄存器、低电平0 时选择指令寄存器。5R/WR/W 为读写

5、信号线,高电平 (1)时进行读操作,低电平(0)时进行写操作。6EE(或 EN) 端为使能 (enable)端,下降沿使能。7DB0低 4 位三态、 双向数据总线 0 位(最低位)8DB1低 4 位三态、双向数据总线1 位9DB2低 4 位三态、双向数据总线2 位10DB3低 4 位三态、双向数据总线3 位11DB4高 4 位三态、双向数据总线4 位12DB5高 4 位三态、双向数据总线5 位13DB6高 4 位三态、双向数据总线6 位14DB7高 4 位三态、双向数据总线7 位(最高位)(也是 busy flag )15BLA背光电源正极16BLK背光 电源负极表 2 LCD1602寄放器选

6、择操纵表RSR/W操作说明00写入指令寄存器(清除屏等)01读 busy flag( DB7 ),以及读取位址计数器(DB0DB6 )值10写入数据寄存器(显示各字型等)11从数据寄存器读取数据表 3LCD1602显示地址12345678910111213141516000102030405060708090A0B0C0D0E0FHHHHHHHHHHHHHHHH404142434445464748494A4B4C4D4E4FHHHHHHHHHHHHHHHH图 2LCD1602大体的读写时序图任务原理任务原理1更改 LCD 上显示的字符。通过更改即可,注意保证“”内的字符数包括空格共wire 1

7、27:0 row1_val16位。,wire 127:0 row2_val的赋值任务原理2将“ LCD1602 驱动模块”文件与“LCD1602 驱动测试模块”文件归并成为一个verilog文件。第一,新建一个顶层 VerilogHDL 文件,将两个文件的输入,内容归并,调试新的模块,然后将管脚连接在一路,从而完成归并。任务原理3实现液晶屏的某一名完成0 9 的循环变换, 而且设置复位键, 在循环进程中按下复位键循环可从0从头开始。完本钱次的实验方式是将“LCD1602 驱动测试模块”文件中wire 127:0 row1_val, wire127:0row2_val变量进行改动,将row1_v

8、al本来给予的字符替换为一个变量,设定新的时钟,即循环变换的距离时刻,再通过条件语句操纵循环。使能键的操纵原理是通过对循环变换的条件进行操作实现的,即当按键使能时循环开始,反之,那么从 0 开始。FPGA所用的管脚分派选用 FPGA 为 Altera 公司的 CycloneII 系列 EP2C8Q208C8 ,主时钟50MHz 。任务 2 管脚分派如下:任务 3 管脚分派如下:实验结果一、通过更改程序,在液晶上第一排显示我的学号“08”,第二排显示“I am gu yi”二、文件归并后,显示内容仍与原始程序相同3、液晶屏第一行最后一名可实现0 9 的循环变换,拨动复位键,计数从0从头开始。实验

9、心得通过这次实验,我的收成如下:第一、了解LCD1602的大体原理,把握其大体的工作流程。第二、学会用 Verilog HDL 语言编写 LCD1602 的操纵指令程序,能够在液晶屏上显示出正确的符号。而且能够将将两个文件归并成一个文件。第三、学会了改写程序以实现符号的动态显示。参考文献1王金明 .数字系统设计与Verilog HDL第 3 版 电子工业出版社, 2020 TP271/W24.2施齐云潘大鹏黄湘松数字电子技术实践教程哈尔滨工程大学出版社附录:实验程序清单.endcnt = 0;elsecnt = cnt + 1b1;parameter ROW1_8parameter ROW1_9parameter ROW1_Aparameter ROW1_Bparameter ROW1_Cparameter ROW1_Dparameter ROW1_Elk(CLOCK_50M),.rst_n(Q_KEY),ow1_val(row1_val),.row2_val(row

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论