集成电路设计基础-工艺部分

1、 阴极 阳极 集电极 基极 发射极 源极 栅极 漏极 N P N P N+ N+ 金属 N+ P型衬底 P型衬底 P型衬底 P型阱 PN结二极管 NPN晶体管 nMOS晶体管集成电路中的基本元件结构2第五章 集成电路制造工艺5.2 pn结工艺流程3涂（正）光刻胶选择曝光热氧化SiO2 下面以N型硅上扩散硼制做二极管为例，说明平面工艺的工艺流程。4去胶掺杂显影（第1次图形转移）刻蚀（第2次图形转移）5蒸发镀Al 膜光刻Al 电极CVD 淀积SiO2 膜光刻引线孔6第五章 集成电路制造工艺5.3 npn晶体管工艺流程1.1 双极集成电路的基本制造工艺问题：1 图中埋层，外延位置，及各自的作用？ 2

2、 外延制造有什么要求？埋层外延埋层：减少晶体管集电极的串联电阻，减少寄生pnp管的影响外延：提高击穿电压BVcbo寄生pnpnpn作业：寄生pnp与npn管之间可能会导致什么现象？应该采取什么措施防止该现象？埋层的作用1.减小串联电阻（集成电路中的各个电极均从上表面引出，外延层电阻率较大且路径较长）BP-SubSiO2光刻胶N+埋层N-epiP+P+P+SiO2N-epiPPN+N+N+钝化层N+CECEBB2.减小寄生pnp晶体管的影响备注：STTL :SCHOTTKY TRANSISTOR-TRANSISTOR LOGIC；DTL : DIODE TRANSISTOR LOGIC；RTL

3、: RESISTOR-TRANSISTOR LOGIC；ECL : EMITTER-COUPLED LOGIC 平面双极集成电路工艺主要采用PN结隔离，主要有：标准埋层双极晶体管（SBC)收集区扩散绝缘双极晶体管（CDI)三扩散层双极晶体管（3D）隔离的实现1.P+隔离扩散要扩穿外延层，与p型衬底连通。因此，将n型外延层分割成若干个“岛” 。2. P+隔离接电路最低电位，使“岛” 与“岛” 之间形成两个背靠背的反偏二极管。BP-SubSiO2光刻胶N+埋层N-epiSiO2P+P+P+SiO2N-epiPPN+N+N+N+CECEBB钝化层11衬底选择 对于典型的PN结隔离双极集成电路来说，衬

4、底一般选用P型硅。 为了提高隔离结的击穿电压而又不使外延层在后续工艺中下推太多，衬底电阻率选 10.cm，为了获得良好的PN结面，减少外延层的缺陷，选用(111)晶向，稍偏离25。 晶圆（晶片）的生产由砂即（二氧化硅）开始，经由电弧炉的提炼还原成 冶炼级的硅，再经由盐酸氯化，产生三氯化硅，经蒸馏纯化后，透过慢速分 解过程，制成棒状或粒状的多晶硅。一般晶圆制造厂，将多晶硅融解 后，再利用硅晶种慢慢拉出单晶硅晶棒。一支85公分长，重76.6公斤的 8 吋 硅晶棒，约需 2天半时间长成。经研磨、抛光、切片后，即成半导体之原料 晶圆片。平面工艺技术：双极器件形成过程1 衬底制备，一次氧化衬底一般选用P

5、型硅，选用（111）晶向2 隐埋层光刻隐埋层的作用及其选择原则？3 N+埋层扩散隐埋层选择原则：1：杂质固溶度大，降低集电极串联电阻； 2：高温时，在硅中扩散系数小，减小外延时，埋层杂质上推到外延层的距离； 3：与硅衬底的晶格匹配好，以减少应力。15N+埋层扩散孔由于集成电路中的晶体管是三结四层结构，集成电路中各元件的端点都从上表面引出，并在上表面实现互连，为了减小晶体管集电极的串联电阻，减小寄生PNP管的影响，在制作元器件的外延层和村底之间需要作N+隐埋层。 N+埋层的作用： 1、减小集电极串联电阻， 2、减小寄生PNP管的影响要求：1、杂质固浓度大2、高温时在Si中的扩散系数小，以减小上推

6、3、与衬底晶格匹配好，以减小应力因此最理想的隐埋层杂质是砷(As)。去除氧化层4 外延淀积外延淀积考虑设计参数主要是：外延电阻率和外延层厚度18外延层淀积1、VPE（Vaporous phase epitaxy) 气相外延生长硅 SiCl4+H2Si+HCl2、外延层淀积时应考虑的设计参数主要是外延层电阻率epi和外延层厚度Tepi ，为了使结电容Cjs，Cjc小，击穿电压BVCEO高，以及在以后的热处理过程中外延层下推的距离小， epi应选得高一些；为了使集电极串联电阻rcs小和饱和压降VCES小，又希望epi低一些。这两者是矛盾的，需加以折衷。对于TTL电路来说，电源电压Vcc5V，所以对

7、BVCEO的要求不高，但对rcs ，VCES的要求高，所以可以选取epi =02cm，相应的厚度也较小， Tepi 37m；外延层厚度了，应满足 TepiXjc+Xmc+TBL-up+tepi-ox即外延层的厚度Tepi应大于集电极结深Xjc、集电极耗尽层宽度Xmc、埋层扩散上推移距离TBL-up和为外延层后各道工序生成的氧化层所消耗的延层的厚度tepi-ox之和SiO2N+-BLP-SUBN-epiN+-BL5 氧化、隔离光刻、扩散6 氧化、基区光刻、扩散7 氧化、发射区光刻、扩散氧化8 接触孔光刻9 铝淀积10 反刻铝外延层电极的引出欧姆接触电极：金属与掺杂浓度较低的外延层相接触易形成整流

8、接触（金半接触势垒二极管）。因此，外延层电极引出处应增加浓扩散。BP-SubSiO2光刻胶N+埋层N-epiP+P+P+SiO2N-epiPPN+N+N+钝化层N+CECEBB金属与半导体接触？形成欧姆接触的方法？低势垒，高复合，高掺杂LAYOUT VIEWP+隔离埋层P+基区N+发射区N+集电极光刻掩膜版汇总埋层区隔离墙硼扩区磷扩区引线孔金属连线29图1.10朱正涌教材：5页3031L是基区和隔离槽的版图设计宽度 W隔离槽的版图设计宽度 ，W1 隔离扩散时的横向扩散宽度，W2 反向偏置隔离结的空间电荷区宽度，W3光刻的套刻精度 W4基区扩散时的横向扩散宽度W3W4W2W132第五章 集成电路

9、制造工艺5.4 MOS工艺流程硅栅MOS工艺简介 硅除了以单晶的形式存在外， 还以多晶的形式存在， 称为多晶硅。多晶硅从小的局部区域去看， 原子结构排列整齐; 但从整体上看却并不整齐。 硅栅工艺也叫自对准工艺，它有利于减小栅源和栅漏之间的覆盖电容。 有源区是制作MOS晶体管的区域。硅栅工艺是先做栅极再做源、漏区，这是硅栅工艺和铝栅工艺的根本区别。由于先做好硅栅再做源漏区掺杂，栅极下方受多晶硅栅保护不会被掺杂，因此在硅栅两侧自然形成高掺杂的源、漏区，实现了源栅漏的自对准。 硅栅NMOS管剖面图 如图是硅栅NMOS管的剖面结构， 多晶硅栅极的下面是很薄的一层SiO2， 称为栅氧， 两边较厚的SiO

10、2层称为场氧化层， 主要起隔离作用。 NMOS管的简化结构 (a) 场氧化、 光刻有源区；下面就以硅栅NMOS为例，简要介绍硅栅MOS管制造的基本工序。(1)对P型硅片进行氮化，生成较薄的一层Si3N4，然后进行光刻，刻出有源区后进行场氧化。 Si3N4抗腐蚀能力强，高温时抗氧化。 能抵抗冷热冲击，在空气中加热到1 000 以上，急剧冷却再急剧加热，也不会碎裂。氮化硅作掩膜可在硅衬底上没有掩膜的其他地方选择生长氧化硅膜,这种氧化硅膜既能阻止各种形式的氧化且其本身又很难被氧化 ; 在微电子学中，场区是指一种很厚的氧化层，位于芯片上不做晶体管、电极接触的区域，可以起到隔离晶体管的作用。 有源区和场

11、区是互补的，晶体管做在有源区处，金属和多晶硅连线多做在场区上。 CMOS工艺中的场区（即晶体管以外的区域）需要较厚的氧化层，目的是提高场开启电压，使其高于工作电压，形成良好的隔离；同时减小金属层或多晶硅与硅衬底之间的寄生电容。但仅靠增加场氧的厚度仍不能满足对场开启的要求（即满足场在器件正常工作时不可能开启的要求），还要对场区进行注入，增加场区的掺杂浓度，阻止沟道的生成，进一步提高开启电压。 N+注入(1) 对P型硅片进行氮化,生成较薄的一层Si3N4, 然后进行光刻, 刻出有源区后进行场氧化; (2) 进行氧化（栅氧化）, 在暴露的硅表面生成一层严格控制的薄SiO2层;(3) 淀积多晶硅，刻蚀

12、多晶硅以形成栅极及互连线图形。(4) 将磷或砷离子注入， 多晶硅成为离子注入的掩膜（自对准）， 形成了MOS管的源区和漏区； 同时多晶硅也被掺杂， 减小了多晶硅的电阻率。 栅氧化； 淀积多晶硅、 刻多晶硅淀积SiO2, 刻接触孔(5) 淀积SiO2， 将整个结构用SiO2覆盖起来， 刻出与源区和漏区相连的接触孔。 (6) 把铝或其它金属蒸上去， 刻出电极及互连线。 蒸铝、 刻铝电极和互连 氧化硅层生长在没有氧化硅阻挡层的区域上,由于氧化剂能够通过衬底 sio2层横向扩散,将会史氧化反应从氮化硅薄摸的边缘横向扩散,在氮化硅的边缘到其内部生成逐渐变薄的sio2层该部分的形状和鸟的嘴部类似,通常叫鸟

13、嘴.CMOS集成电路是目前应用最为广泛的一种集成电路，约占集成电路总数的95%以上。CMOS工艺技术是当代VLSI工艺的主流工艺技术，它是在PMOS与NMOS工艺基础上发展起来的。其特点是将NMOS器件与PMOS器件同时制作在同一硅衬底上。 CMOS工艺技术一般可分为三类，即 P阱CMOS工艺 N阱CMOS工艺 双阱CMOS工艺42体硅CMOS工艺设计中阱工艺的选择 (1) p阱工艺实现CMOS电路的工艺技术有多种。CMOS是在PMOS工艺技术基础上于1963年发展起来的，因此采用在n型衬底上的p阱制备NMOS器件是很自然的选择。由于氧化层中正电荷的作用及负的金属(铝)栅与衬底的功函数差，使得

14、在没有沟道离子注入技术的条件下，制备低阈值电压(绝对值)的PMOS器件和增强型NMOS器件相当困难。于是采用轻掺杂的n型衬底制备PMOS器件，采用较高掺杂浓度扩散的p阱做NMOS器件，在当时成为最佳的工艺组合。考虑到空穴的迁移率比电子迁移率要低近2倍多，且迁移率的数值是掺杂浓度的函数(轻掺杂衬底的载流子迁移率较高)。因此，采用p阱工艺有利于CMOS电路中两种类型器件的性能匹配，而尺寸差别较小。p阱CMOS经过多年的发展，已成为成熟的主要的CMOS工艺。与NMOS工艺技术一样，它采用了硅栅、 等平面和全离子注入技术。43 (2) n阱工艺 为了实现与LSI的主流工艺增强型/耗层型(E/D)的完全

15、兼容，n阱CMOS工艺得到了重视和发展。它采用E/D NMOS的相同的p型衬底材料制备NMOS器件，采用离子注入形成的n阱制备PMOS器件，采用沟道离子注入调整两种沟遭器件的阈值电压。n阱CMOS工艺与p阱CMOS工艺相比有许多明显的优点。首先是与E/D NMOS工艺完全兼容，因此可以直接利用已经高度发展的NMOS工艺技术；其次是制备在轻掺杂衬底上的NMOS的性能得到了最佳化-保持了高的电子迁移率，低的体效应系数，低的n+结的寄生电容，降低了漏结势垒区的电场强度，从而降低了电子碰撞电离所产生的电流等。这个优点对动态CMOS电路，如时钟CMOS电路，多米诺电路等的性能改进尤其明显。这是因为在这些

16、动态电路中仅采用很少数目的PMOS器件，大多数器件是NMOS型。另外由于电子迁移率较高，因而n阱的寄生电阻较低；碰撞电离的主要来源电子碰撞电离所产生的衬底电流，在n阱CMOS中通过较低寄生电阻的衬底流走。而在p阱CMOS中通过p阱较高的横向电阻泄放，故产生的寄生衬底电压在n阱CMOS中比p阱要小。在n阱CMOS中寄生的纵向双极型晶体管是PNP型，其发射极电流增益较低，n阱CMOS结构中产生可控硅锁定效应的几率较p阱为低。由于n阱CMOS的结构的工艺步骤较p阱CMOS简化，也有利于提高集成密度例如由于磷在场氧化时，在n阱表面的分凝效应，就可以取消对PMOS的场注入和隔离环。 44杂质分凝的概念：

17、 杂质在固体-液体界面上的分凝作用 再结晶层中杂质的含量决定于固溶度 制造合金结（突变结）； 杂质在固体-固体界面上也存在分凝作用 例如，对Si/SiO2界面：硼的分凝系数约为3/10，磷的分凝系数约为10/1；这就是说，掺硼的Si经过热氧化以后， Si表面的硼浓度将减小，而掺磷的Si经过热氧化以后， Si表面的磷浓度将增高）。45 (3) 双阱工艺 双阱CMOS采用高浓度的n+衬底，在上面生长高阻r外延层，并在其上形成n阱和p阱。它有利于每种沟道类型的器件性能最佳化，且因存在低阻的通道，使可控硅锁闩效应受到抑制。下是双阱CMOS结构示意图。最为理想的CMOS结构应该是绝缘衬底上的CMOS技术

18、(SOI/CMOS)。它彻底消除了体硅CMOS电路中的“可控硅锁闩”效应，提高抗辐射能力并有利于速度和集成度的提高。n阱p阱p-外延层p+硅衬底n+n+n+p+p+p+ILD-1ILD-2P阱CMOS工艺简介 P阱CMOS工艺通常是在中度掺杂的N型硅衬底上首先作出P阱，在P阱中做N管，在N型衬底上做P管，工艺过程的主要步骤如图所示。 反相器 掩膜1： P阱光刻具体步骤如下：1生长二氧化硅：2P阱光刻： 涂胶、掩膜对准、曝光、显影、刻蚀3去胶4掺杂：掺入B元素掩膜2 :光刻有源区掩膜3 ：光刻多晶硅掩膜4 ：P+区光刻 1、P+区光刻 2、离子注入B+，栅区有多晶硅做掩蔽，称为硅栅自对准工艺 3

19、、去胶掩膜5 ： N+区光刻 1、N+区光刻 2、离子注入P+ 3、去胶掩膜6 ：光刻接触孔掩膜7 ：光刻铝引线 1、淀积铝 2、光刻铝简化：右边一列画出的是左边各主要步骤用到的掩膜版图的俯视图， 左边画出的是各步骤器件的剖面图， 剖面图的上面还画出了掩膜版的侧视图， 掩膜版侧视图空心的地方表示对应于下面器件剖面图该处是透光的（空的）。掩膜版1： 用来规定P阱的形状、 大小及位置。掩膜版2： 用于确定薄氧化层。 掩膜版3： 用来刻蚀多晶硅， 形成多晶硅栅极及多晶硅互连线。 掩膜版4： 确定需要进行离子注入形成P+的区域。 掩膜版5： 用来确定需要进行掺杂的N+区域， 它实际上是P+掩膜版的负版

20、， 即凡不是P+的区域都进行N+掺杂， 包括NMOS管的栅区、 源区和漏区,掺杂之后在硅片表面覆盖一层SiO2。 掩膜版6： 确定接触孔， 将这些位置处的SiO2刻蚀掉。 掩膜版7： 用于刻蚀金属电电极和金属连线。反向器版图及结构剖面图 一、双阱工艺* n阱的形成1. 外延生长p+ 硅衬底p- 外延层双阱CMOS工艺流程2. 氧化生长p+ 硅衬底p- 外延层SiO23.第一层掩膜（光刻1）“n阱注入”p+ 硅衬底p- 外延层SiO2光刻胶4. n阱注入 磷注入p+ 硅衬底p- 外延层SiO2光刻胶5. 退火n阱退火的作用是什么？* p 阱的形成1. 第二层掩膜(光刻2) “p阱注入”n阱光刻胶

21、n阱光刻胶2. p阱注入 硼注入 3. 退火 n阱p阱二.浅槽隔离(STI)工艺Shallow-trench isolation * 槽刻蚀1长隔离氧化层（作用：保护有源区在去掉氮化物的过程中免受化学沾污） n阱p阱2. 氮化硅淀积 Si3N4 （做为坚固的掩膜材料，有助于STI氧化物淀积过程中保护有源区；CMP过程中充当抛光的阻挡材料）n阱p阱3.第三层 掩膜(光刻3) “浅槽隔离” n阱p阱光刻胶n阱p阱光刻胶 4. STI槽刻蚀 在外延层上选择刻蚀开隔离区n阱p阱5.去光刻胶 n阱p阱* STI氧化物填充沟槽衬垫氧化硅（改善硅与沟槽填充氧化物之间的界面特性）n阱p阱 2. 沟槽CVD氧化

22、物填充 隔离槽CVD氧化硅 n阱p阱* STI 氧化层抛光 氮化物去除1.沟槽氧化物抛光(CMP) Chemical-mechanical polishing 2. 氮化物去除 n阱p阱p-外延层p+硅衬底n阱p阱p-外延层p+硅衬底三多晶硅栅结构工艺1栅氧化层的生长n阱p阱p-外延层p+硅衬底多晶硅2多晶硅淀积 n阱p阱p-外延层p+硅衬底多晶硅3第四层 掩膜(光刻4) “多晶硅栅”n阱p阱p-外延层p+硅衬底4多晶硅栅刻蚀 n阱p阱p-外延层p+硅衬底四轻掺杂漏（LDD）注入工艺* n- 轻掺杂漏注入1第五层掩膜(光刻5) “n-LDD注入”n阱p阱p-外延层p+硅衬底n-n-n-2n-

23、LDD注入 砷注入 LDD的作用是什么？ 大质量的掺杂材料使得硅片的上表面成为非晶态，有助于维持浅结和获得更均匀的掺杂浓度。n阱p阱p-外延层p+硅衬底n-n-n-* p- 轻掺杂漏注入1第六层掩膜(光刻6) “p-轻掺杂注入” 2p- LDD注入 BF2注入 n阱p阱p-外延层p+硅衬底n-n-n-p-p-p-n阱p阱p-外延层p+硅衬底n-n-n-p-p-p-五侧墙的形成1淀积二氧化硅 n阱p阱p-外延层p+硅衬底n-n-n-p-p-p-2二氧化硅反刻 用各向异性等离子刻蚀机进行侧墙反刻n阱p阱p-外延层p+硅衬底n-n-六源/漏注入工艺* n+ 源/漏注入1第七层掩膜(光刻7) “n+源

24、/漏注入”n阱p阱p-外延层p+硅衬底n+n+n+2n+源漏注入 砷注入n阱p阱p-外延层p+硅衬底n+n+n+* p+ 源/漏注入1第八层掩膜(光刻8) “p+源/漏注入” n阱p阱p-外延层p+硅衬底n+n+n+p+p+p+2p+源/漏注入 硼注入n阱p阱p-外延层p+硅衬底n+n+n+p+p+p+3退火 侧墙的作用？ 保护沟道，在注入过程中阻止掺杂原子的进入n阱p阱p-外延层p+硅衬底n+n+n+p+p+p+七接触(孔)的形成* 钛金属接触的制作1钛的淀积 钛淀积 2退火钛硅化物接触形成 n阱p阱p-外延层p+硅衬底n+n+n+p+p+p+n阱p阱p-外延层p+硅衬底n+n+n+p+p+

25、p+3钛刻蚀 接触形成工艺的目的：在所有硅的有源区形成金属接触。金属接触可以使硅和随后淀积的导电材料更加紧密的结合起来。钛是做金属接触的理想材料。钛的硅化物在有源区（源，漏，栅）保留下来。但是钛不与SiO2反应，从而容易的除去，而不需要额外的掩膜。n阱p阱p-外延层p+硅衬底n+n+n+p+p+p+八局部互连(LI：local interconnect)工艺* LI氧化硅介质的形成1氮化硅化学气相淀积 氮化硅CVD (将硅的有源区保护起来，使之与随后的掺杂淀积层隔绝)2掺杂氧化物的化学气相淀积 n阱p阱p-外延层p+硅衬底n+n+n+p+p+p+掺杂氧化硅CVD二氧化硅要用磷或硼掺杂，可以提高

26、玻璃的介电特性。另外退火时候玻璃能够流动，得到平坦的表面n阱p阱p-外延层p+硅衬底n+n+n+p+p+p+ 3. 氧化层抛光（CMP） n阱p阱p-外延层p+硅衬底n+n+n+p+p+p+4第九层掩膜(光刻9) “局部互连” 局部互连刻蚀 n阱p阱p-外延层p+硅衬底n+n+n+p+p+p+* LI金属的制作1.金属钛淀积(PVD工艺) n阱p阱p-外延层p+硅衬底n+n+n+p+p+p+Ti钛衬垫于局部互联沟道的底部和侧壁上，充当钨和二氧化硅的粘合剂2. 氮化钛(TiN)淀积 n阱p阱p-外延层p+硅衬底n+n+n+p+p+p+TiNTiN淀积于钛金属层的表面，充当金属钨的阻挡层3. 钨淀

27、积(CVD工艺) n阱p阱p-外延层p+硅衬底n+n+n+p+p+p+Wn阱p阱p-外延层p+硅衬底n+n+n+p+p+p+4. 磨抛钨(CMP工艺) n阱p阱p-外延层p+硅衬底n+n+n+p+p+p+ILD-1九通孔1和钨塞1的形成 * 通孔1的制作1第一层层间介质氧化物淀积（CVD） n阱p阱p-外延层p+硅衬底n+n+n+p+p+p+ILD-12氧化物磨抛（CMP） n阱p阱p-外延层p+硅衬底n+n+n+p+p+p+ILD-13第十层 掩膜(光刻10) “ILD-1” n阱p阱p-外延层p+硅衬底n+n+n+p+p+p+ILD-1第一层层间介质刻蚀 * 钨塞1的制作 1.金属淀积钛阻挡层（PV