2023计算机组成原理实验报告

1、课程名称： 计算机组成原理 专业班级：学号：202300学生姓名：指导教师：闫宏印2023年06月29日实验一 运算器【实验目的与要求】1掌握运算器的组成、功能及工作原理；2验证由74LS181组成的16位ALU的功能，进一步验证带初始进位的ALU的功能；3. 熟悉运算器执行算术运算操作和逻辑运算操作的具体实现过程。【实验设备和环境】本实验使用EL-JY-II型计算机组成原理实验挂箱一组连接线。【实验内容】一实验原理算术逻辑单元ALU是运算器的核心。集成电路74LS181是4位ALU，四片74LS181以串行方式构成16位运算器。它可以对两个16位二进制数进行多种算术或逻辑运算，74LS181

2、 有高电平和低电平两种工作方式，高电平方式采用原码输入输出，低电平方式采用反码输入输出，这里采用高电平方式。三态门74LS244作为输出缓冲器由ALU-G信号控制，ALU-G 为“0时，三态门开通，此时其输出等于其输入；ALU-G 为“1时，三态门关闭，此时其输出呈高阻。四片74LS273作为两个16数据暂存器，其控制信号分别为LDR1和LDR2，当LDR1和LDR2 为高电平有效时，在T4脉冲的前沿，总线上的数据被送入暂存器保存。运算器的结构见图1-1：图1-1 运算器实验原理74LS181功能见表1-1，其中符号“表示逻辑“或运算，符号“*表示逻辑“与运算，符号“/表示逻辑“非运算，汉字“

3、加表示算术加运算，汉字“减表示算术减运算。 表1-1 74LS181功能表 选择 M=1 逻辑操作 M=0 算术操作S3 S2 S1 S0Cn=1无进位Cn=0有进位0 0 0 0F=/A F=AF=A加10 0 0 1F=/(A+B)F=A+BF=(A+B)加10 0 1 0F=/A*BF=A+/BF=(A+/B)加10 0 1 1F=0F=1F=00 1 0 0F=/(A*B)F=A加A*/BF=A加A*/B加10 1 0 1F=/BF=(A+B)加A*/BF=(A+B) 加A*/B加1 0 1 1 0F=(/A*B+A*/B) F=A减B减1F=A减B0 1 1 1F=A*/BF=A*/

4、B减1F=A*/B1 0 0 0F=/A+BF=A加A*BF=A加A *B加1 1 0 0 1F=/(/A*B+A*/B)F=A加BF=A加B加1 1 0 1 0F=BF=(A+/B)加A*BF=(A+/B)加A*B加11 0 1 1 F=A*BF=A*B减1F=A*B 1 1 0 0F=1F=A加AF=A加A 加11 1 0 1F=A+/BF=(A+B)加AF=(A+B)加A加1 1 1 1 0F=A+BF=(A+/B)加AF=(A+/B)加A加11 1 1 1F=AF=A减1F=A74LS181的功能控制条件由S3、S2、S1、S0、 M、Cn决定。高电平方式的74LS181的管脚分配和引

5、出端功能符号见图1-2。 图1-2 74LS181的管脚分配和引出端功能二实验步骤1. 实验连线按图1-3接线图接线，连线时应注意：为了使连线统一，对于横排座，应使排线插头上的箭头面向自己插在横排座上；对于竖排座，应使排线插头上的箭头面向左边插在竖排座上。BD15 . BD8数据总线BD7 . BD0 DIJ1 DIJ-G DIJ2数据输入电路C-G S3S2S1S0MCn ALU-G AR LDR1 LDR2控制开关电路 T+ fin f8脉冲及时序电路运算器接口S3S2S1S0MCn ALU-G AR LDR1 LDR2控制总线T4图13 运算器实验接线图 2、通过数据输入电路的开关向两个

6、数据暂存器中置数注意：为了防止总线冲突，首先将控制开关电路的ALU-G和C-G拨到输出高电平“1状态所对应的指示灯亮。本实验中所有控制开关拨动，相应指示灯亮代表高电平“1，指示灯灭代表低电平“0。 本实验中ALU-G和C-G不能同时为0，否那么造成总线冲突，损坏芯片！故每次实验时应时刻保持只有一路与总线相通。1拨动清零开关CLR，使其指示灯灭。再拨动CLR，使其指示灯亮。置ALU-G1，关闭ALU的三态门；再置C-G=0：翻开数据输入电路的三态门；2 向数据暂存器LT1U3、U4中置数1设置数据输入电路的数据开关“D15D0为要输入的数值；2置LDR11：使数据暂存器LT1U3、U4的控制信号

7、有效，置 LDR20：使 数据暂存器LT2U5、U6的控制信号无效；3按一下脉冲源及时序电路的【单脉冲】按钮，给暂存器LT1送时钟，上升沿有效，把数据存在LT1中。3向数据暂存器LT2U5、U6中置数1设置数据输入电路的数据开关“D15D0为想要输入的数值；2置LDR10：数据暂存器LT1的控制信号无效；置LDR21：使数据暂存器LT2的控制信号有效。3按一下脉冲源及时序电路的“单脉冲按钮，给暂存器LT2送时钟，上升沿有效，把数据存在LT2中。 4置LDR10、LDR20，使数据暂存器LT1、LT2的控制信号无效。4 检验两个数据暂存器LT1和LT2中的数据是否正确1置C-G=1，关闭数据输入

8、电路的三态门，然后再置ALU-G=0，翻开ALU的三态门 ；2置“S3S2S1S0M为“11111，数据总线显示灯显示数据暂存器LT1中的数 ，表示往暂存器LT1置数正确；3置“S3S2S1S0M为“10101，数据总线显示灯显示数据暂存器LT2中的数 ，表示往暂存器LT2置数正确。 3验证74LS181的算术和逻辑功能按实验步骤2往两个暂存器LT1和LT2分别存十六进制数“X和“Y，在给定LT1和LT2的情况下，通过改变“S3S2S1S0MCn的值来改变运算器的功能设置，通过数据总线指示灯显示来读出运算器的输出值F，填入表1-2中，参考表11的功能，分析输出F值是否正确。分别将“AR开关拨至

9、“1和“0的状态，观察进位指示灯“CY的变化并分析原因。表1-2 实验结果数据LT1LT2S3S2S1S0M=0算术运算M=1逻辑运算Cn=1无进位Cn= 0有进位C1430 0 0 0F=11000001F=11000010F=00111110C1430 0 0 1F=00000100F=00000101F=11111011C1430 0 1 0F=01111101F=01111110F=10000001C1430 0 1 1F=0-1F=0F=0C1430 1 0 0F=01000001F=01000010 F=00111100C1430 1 0 1F=10000100F=10000101

10、F=10111100C1430 1 1 0F=00000001F=00000010F=00111100C1430 1 1 1F=01111111F=10000000F=10000000C1431 0 0 0F=00000010 F=00000011F=10000001C1431 0 0 1F=00000100F=00000101F=00111100C1431 0 1 0F=01111101F=01111111F=01000011C1431 0 1 1F=01000000F=01000001F=01000001C1431 1 0 0F=00000010F=00000011F=1C1431 1 0

11、 1F=11000101F=11000110F=01111101C1431 1 1 0F=00111110F=00111111F=00000100C1431 1 1 1F=11000000F=11000001F=11000001实验二 移位器运算【实验目的与要求】1 掌握移位存放器的组成、功能及工作原理；2验证移位存放器的各种移位功能。【实验设备和环境】本实验使用EL-JY-II型计算机组成原理实验挂箱和一组连接线。【实验内容】一实验原理输入数据，利用移位存放器进行移位操作，移位实验电路如图2-1所示： 图2-1 移位实验原理移位功能由控制信号S1、S0、M控制，具体功能见表2-1： 表2-1

12、 移位功能G-299S0S1MT4功 能000保持0010循环右移0011带进位循环右移0100循环左移0101带进位循环左移111置数(进位保持)0110置数进位清零0111置数进位置1二实验步骤1. 实验连线按图22接线，连线时应注意：对于横排座，应使排线插头上的箭头面向自己插在横排座上；对于竖排座，应使排线插头上的箭头面向左边插在竖排座上。为了防止总线冲突，首先将控制开关电路的所有开关拨到输出高电平“1状态，所对应的指示灯亮。C-G S3S2S1S0MCn 299-G控制开关电路BD15BD8数据总线BD7BD0 运算器电路 S3S2S1S0MCn G-299T4 fin f/8脉冲源及

13、时序电路DIJ1 DIJ-GDIJ2 数据输入电路控制总线T4图22 移位实验接线图2、将数据输入到移位存放器开始实验前要把所有控制开关电路上的开关置为高电平“1状态。拨动清零开关CLR，使其指示灯灭。再拨动CLR，使其指示灯亮。置C-G1，299-G0，通过数据输入电路输入要移位的数据，以数据“1为例：置D15-D0= “0000000000000001，然后置C-G0，数据总线显示灯显示“0000000000000001，置S0=1，S1=1，M=1，参考移位功能表21可见，此时为置数状态，按脉冲源及时序电路上的【单步】按钮，置C-G=1，完成置数的过程，进位指示灯亮表示进位“Z已置位。3

14、验证移位存放器的功能将任意一个16位数送人移位存放器，验证表21所列的移位运算的所有功能，记录实验结果。以下为左移举例：1不带进位移位：置299-G0，S0=1，S1=0，M=0，参考移位功能表21，此时为循环左移状态，数据总线显示灯显示“0000000000000001， 按【单步】，数据总线显示灯显示“0000000000000010， 再按一次【单步】，数据总线显示的数据向左移动一位。连续按【单步】，观察不带进位移位的过程。如想进行右移，参考表21，置S0=0，S11，再按【单步】即可实现右移操作。2带进位移位当数据总线显示“0000000000000001时，置299-G0，S0=1，

15、S1=0，M=1，参考移位功能表21，此时为带进位循环左移状态。按【单步】按钮，数据总线显示灯显示“0000000000000011，进位指示灯灭，表示进位“1已经进入移位存放器，同时“0进入进位单元。连续按【单步】，观察带进位移位的过程。如想进行带进位右移，参考表21，置S0=0，S1，M=1,再按【单步】即可实现带进位右移操作。三. 实验总结 实验过程中经常会因为粗心把线接错，导致实验结果有误。实验过程中应该仔细认真的接线并进行检查，才能保证出错率最低。实验三 存储器 【实验目的与要求】1掌握存储器的组成、功能及工作原理。2验证半导体静态随机存储器RAM的读写过程。【实验设备和环境】本实验

16、使用EL-JY-II型计算机组成原理实验挂箱和一组连接线。【实验内容】一实验原理实验中的静态存储器由2片SRAM 61162K8构成，其数据线D0D15接到数据总线，地址线A0A7由地址锁存器74LS273(集成于EP1K10内)给出。黄色地址显示灯A7-A0与地址总线相连，显示地址总线的内容。绿色数据显示灯与数据总线相连，显示数据总线的内容。因地址存放器为8位，接入SRAM 6116的地址A7-A0，而高三位A8-A10接地，所以其实际容量为28256字节。6116有三个控制线，/CE片选、/R读、/W写。其写时间与T3脉冲宽度一致。当LARI为高时，T3的上升沿将数据总线的低八位打入地址存

17、放器。当WEI为高时，T3的上升沿使6116进入写状态。存储器电路见图3-1，SRAM 6116的管脚分配和功能见图3-2。二实验步骤注意：为了防止总线冲突，首先将控制开关电路的所有开关拨到输出高电平“1状态，所有对应的指示灯亮。本实验中所有控制开关拨动，相应指示灯亮代表高电平“1，指示灯灭代表低电平“0。 连线时应注意：对于横排座，应使排线插头上的箭头面向自己插在横排座上；对于竖排座，应使排线插头上的箭头面向左边插在竖排座上。图3-1 存储器电路3-2a SRAM 6116管脚分配 图3-2b SRAM 6116功能 1. 实验连线按图33接线图接线，拨动清零开关CLR，使其指示灯显示状态为

18、亮灭亮。2. 往存储器写数据：以往存储器的FF 地址单元写入数据“AABB为例，操作过程如图3-4所示：图3-3 存储器实验接线图操作 显示 操作 显示 操作 1.C G=1 2.置数据输入电路D15D0 “00000000111111113.CE=14.C-G=0绿色数据总线显示灯显示 “000000001111 11111.LAR=12.T3=1按【单步】脉冲 地址存放器电路黄色地址显示灯显示 “111111111.C-G=12.置数据输入电路D15D0 “3. LAR=04. C-G=0 显示) (操作)绿色数据总线显示灯显示 “1.WE=1 2.CE=03.T3=1 (按【单步】)4.

19、WE=0图3-4 存储器写入数据示意图按图3-4步骤在任意单元地址写入相应的数据地址和数据任意，例如表3-1。表31 写入数据记录地址二进制数据二进制 00000000 01110001 01000010 01011010 10100011 11001111 11111000 111001103从存储器里读数据以从存储器的FF 地址单元读出数据“AABB为例，操作过程如图3-5所示：(操作) (显示) (操作) (显示) (操作) (显示) 1.C-G=1 2. 置数据输入电路D15D00000000011111111 3.CE=14.C-G=0绿色数据总线显示灯显示 “00000000111

20、111111.LAR=12.T3=1 (按【单步】)MAR电路黄色地址显示灯显示 “111111111. C-G=12. LAR=0 3. WE=04.CE=0绿色数据总线显示灯显示 “图3-5 存储器读出数据示意图按图3-5步骤从写入数据的单元读出相应的数据，验证其正确性。三. 实验总结 实验过程中经常会因为粗心把线接错，导致实验结果有误。实验过程中应该仔细认真的接线并进行检查，才能保证出错率最低。实验四总线控制【实验目的与要求】1. 掌握总线的组成、功能及工作原理；2. 验证利用总线实现运算器和存储器的协同工作。【实验设备和环境】本实验使用EL-JY-II型计算机组成原理实验挂箱中的运算器

21、电路和存储器电路局部和一组连接线。【实验内容】一实验原理总线是多个系统部件之间进行数据传送的公共通路，是构成计算机系统的骨架。借助总线连接，计算机在系统各部件之间实现传送地址、数据和控制信息的操作。因此，所谓总线就是指能为多个功能部件效劳的一组公用信息线。在本实验中，挂接在数据总线上的有输入设备、输出设备、存储器和加法器。为了使它们的输出互不干扰，就需要这些设备都有三态输出控制，且任意两个输出控制信号不能同时有效。实验原理如图4-1所示：图4-1 总线实验原理图其中，数据输入电路和加法器电路结构见图1-1，存储器电路见图3-1。数码管显示电路用可编程逻辑芯片ATF16V8B进行译码和驱动，D-G为使能信号，W/R为写信号。当D-G为低电平时，W/R的下降沿将数据线上的数据打入显示缓冲区，并译码显示。二实验步骤1. 实验的流程1从输入设备将一个数打入LT1存放器。2从输入设备将一个数打入LT2存放器。3LT1与