接口第次课存储器组织

1、接口第次课存储器组织第1页，共30页，2022年，5月20日，15点2分，星期三内容（Outline）Part 1 概述Part 2 随机存储器RAMPart 3 只读存储器ROMPart 4 CPU与存储器的连接Part 5 高速缓冲存储器Part 6 外部存储器（了解）第2页，共30页，2022年，5月20日，15点2分，星期三概述存储器是计算机中除CPU 以外的最重要的组成部分内部存储器（主存）：主要是半导体存储器。外部存储器（辅存）：磁盘（磁介质） 光盘（光敏介质）U盘（移动存储器件）内存特点： 速度快，容量相对较小，易失性。在主机板 上，存放当前运行的程序和数据。外存特点： 独立于主

2、板，有专用的I/O接口与主机相连，容量大，但速度相对较慢。第3页，共30页，2022年，5月20日，15点2分，星期三第4页，共30页，2022年，5月20日，15点2分，星期三半导体存储器采用大规模集成电路技术, 集成度高。按存取方式可分为：随机存储器(Random Access Memory)：可以进行读写操作；掉电会丢失信息；集成度高，性价比好。SRAM（Static RAM）DRAM （Dynamic RAM）DDR RAM (Double-Data-Rate Synchronous Dynamic RAM)只读存储器(ROM)掉电或关机，其中的信息不会丢失，是非易失性存储器；可以保存

3、固化的程序和数据；掩模ROM：由厂家把程序和数据一次写入其中可编程ROM：允许程序员把程序和数据一次写入EPROM: 程序员可根据需要, 进行多次擦除和写入第5页，共30页，2022年，5月20日，15点2分，星期三存储容量：表示存储芯片的存储能力。存储容量 = 单元数 每个单元的数位宽通常以KB、MB为单位存取时间：从存储芯片地址引脚上信号有效开始，到完成数据的读出或写入的时间间隔，通常给出的是最大存取时间。TTL器件：十几几十 ns 之间MOS器件：几十几百ns 之间半导体存储器的主要指标第6页，共30页，2022年，5月20日，15点2分，星期三功耗：大规模集成电路的一个重要指标。由于集

4、 成电路集成度高，电流密度大，因此发热量大，所以要尽量减少功耗。一般说来，CMOS器件的功耗要低于TTL器件。可靠性：可靠性有两个含义：对环境变化的抗干扰能力，保证在极限条件下能可靠地执行读/写操作；无故障工作时间，一般平均无故障工作时间在数千小时以上。其它指标：除以上提到的指标外，还有芯片的工作 温度、体积、价格等。 半导体存储器的主要指标第7页，共30页，2022年，5月20日，15点2分，星期三内容（Outline）Part 1 概述Part 2 随机存储器RAMPart 3 只读存储器ROMPart 4 CPU与存储器的连接Part 5 高速缓冲存储器Part 6 外部存储器（了解）第

5、8页，共30页，2022年，5月20日，15点2分，星期三 SRAMMOS 器件有很多优点：工艺简单，集成度高，功耗低，价格便宜，因此是计算机中广泛使用的器件。 基本单元电路： 用来存储一位二进制信息的电路。 右图是6管的双稳态触发电路。其中的T1、T2、T3、T4组成了一个双稳态触发器，T1、T2为两个交叉耦合的反向管，T3、T4为负载管。第9页，共30页，2022年，5月20日，15点2分，星期三SRAM 的工作原理存储器是由基本单元电路组成的矩阵阵列一般包括： 存储矩阵、地址译码电路、控制逻辑、三态门I/O缓冲器第10页，共30页，2022年，5月20日，15点2分，星期三存储矩阵每个位

6、面上的各单元电路排成行、列结构的平面阵列，叫存储矩阵，形成一个位面。同一个位面上的各个存储单元的数据线连在一起组成存储单元的一个 “位”。各个不同的位面组合起来，组成了存储电路的“字”的结构。地址译码器存储芯片上的地址译码电路，可以对地址信号进行译码，选中平面阵列上的一个单元。分组译码 线性译码逻辑控制和三态缓冲器CS或者CE R/W或者WE OE高位译码为片选；R/W决定操作类型，OE( Output Enable)控制三态缓冲器实际工作中应该以使用手册为准第11页，共30页，2022年，5月20日，15点2分，星期三分组译码举例6116（2K * 8位）芯片地址线分成行地址和列地址两组（1

7、28行、128列），如果该芯片被选中。由于地址线只有11根（行7列4），因此每8列公用一个列线。每次操作为8位。若地址信号 A10A0 = 1001010 0111则，列 A3A0 = 0111；行A10A4 = 1001010 。选中第74行第7列交叉点处的单元电路，在读写控制电路的控制作用下，完成对选中单元的读操作或写操作。第12页，共30页，2022年，5月20日，15点2分，星期三 控制逻辑就是以上图中的读写控制部分。其外部引脚是： CS：片选信号，通常是用总线的高位地址的译码输出作 为片选信号。 WE：读写控制端，用来控制对选中的存储单元的读、写 操作。 OE： 输出允许控制，用来控

8、制存储芯片的数据输出线。第13页，共30页，2022年，5月20日，15点2分，星期三 基本单元电路 动态RAM 采用单管单元电路，依靠电容存储电荷。优点：所需的元件数少，位密度高，成本低。缺点：电容储存的电荷因漏电而无法长期保存信息，附加电路相对复杂。第14页，共30页，2022年，5月20日，15点2分，星期三DRAM工作原理写操作时：行线、列线为高电平，单元被选中，外部数据线上的电平信号经T2、刷新放大器、T1对电容C充电/或放电，使电容C的电平与数据线电平相等。 读操作时：行地址译码后有一行被选中，处于该行的所有单元电路的T1都导通，各列上所有的刷新放大器均读区各自位线上的信息并经过鉴

9、别后，对电容C进行一次回写操作，这个过程叫刷新。注意，只有被选中的那一 列，其状态才会被读到数据线。在读操作时，被选中的那一行上的所有单元也都会进行一次刷新操作。第15页，共30页，2022年，5月20日，15点2分，星期三DRAM芯片基本单元电路构成矩阵阵列大多采用位结构形式4K1位，8 K1位，16K1. 设有行列地址锁存器，可以将地址分2次输入，减少引脚Intel 2118（16K*1位）存储电路由128128阵列组成第16页，共30页，2022年，5月20日，15点2分，星期三存储器内部的行、列地址分时锁存：地址信号分两次输入，可以减少芯片的引脚数目。RAS、CAS：分别为行地址选通和

10、列地址选通（信号由系统提供），分别用来控制将行地址和列地址分两次锁存到各自的锁存器中。存储器Intel2118 芯片的简述： A6A0 ：7条地址线； WE：写控制，低电平有效； RAS、CAS：行、列地址选通； DIN ：数据输入端； DOUT ：数据输出端。第17页，共30页，2022年，5月20日，15点2分，星期三RAS 有效，时钟发生器1产生选通脉冲，锁存行地址CAS 有效，由时钟发生器2产生选通脉冲，锁存列地址行、列地址经各自的译码器后，形成128条行线和128条列线，可以实现片内寻址功能行地址译码后将选中一行，对一行中的所有单元读出，由读出放大器鉴别、放大和刷新。读操作：列地址译

11、码后选中一列，仅当行、列地址选中的单元，且在WE=1时，数据经2选1的 I/O 门、输出缓冲器被读到外部的DOUT上。写操作：地址操作与刷新同上，仅当WE=0时， DIN缓冲打开，DIN经2选1 I/O 门写入。第18页，共30页，2022年，5月20日，15点2分，星期三DRAM的刷新：由于DRAM靠极间电容存储信息，内部存在的电阻所形成的放电回路使信息容易丢失，所以刷新的目的是对存储器进行“充电”。所谓动态刷新就是要定时地、重复地对系统的DRAM存储器件进行 “读出” 和 “恢复” 的操作。刷新周期：相邻两次刷新的间隔时间。不能太长，太长会丢失信息；也不能太短，刷新过多会影响存储器的访问速

12、度。第19页，共30页，2022年，5月20日，15点2分，星期三集中方式分散方式透明方式RAM的刷新方式按时间分配方案，可分为集中方式2ms 内，前段时间用于常规的存储器访问，仅在最后的时间段（ tRn行 ）执行片内全部的行地址刷新。刷新期间，CPU处于等待状态。 分散方式将每一行的刷新均匀地分散在2ms 的时间内。 透明方式将存储器的刷新也作为工作周期，通常情况下放在总线的空闲周期内进行，当刷新与存储器访问发生冲突时，则刷新具有更高的优先级。第20页，共30页，2022年，5月20日，15点2分，星期三新型的 RAM 器件介绍随着CPU性能的不断提高，人们对存储器件性能的期望值也越来越高，

13、即速度尽可能的快，容量尽可能的大，功耗尽可能的小，因此近年来出现了不少新的RAM器件（参阅内存发展史）EDO：即 Extended Data Out。SDRAM （Synchronous DRAM）同步式DRAM器件。DDR：即双速的SDRAM器件（Double-Data-Rate SDRAM ），市场主流，比SDRAM几乎快1倍。第21页，共30页，2022年，5月20日，15点2分，星期三内容（Outline）Part 1 概述Part 2 随机存储器RAMPart 3 只读存储器ROMPart 4 CPU与存储器的连接Part 5 高速缓冲存储器Part 6 外部存储器（了解）第22页，

14、共30页，2022年，5月20日，15点2分，星期三只读存储器ROM通常是指其中的信息是固定的或者是永久性的半导体存储器件。 计算机运行时只能读出，不能写入，即使掉电或关机，其中的信息也不会丢失。通常使用ROM存放固定的程序和数据，如引导程序、监控程序或高级语言的解释程序、基本的输入输出程序等。在完整的计算机系统中，既有RAM模块，又有ROM模块。 ROM 的种类：掩模ROM：由厂家生产时采用掩模操作写入，用户只能使用，不能改变其内容。PROM：即可编程ROM。由用户对其编程写入，但只能写入一次。EPROM：即可擦可编程ROM。由用户对其编程写入。可以采用特殊的方法或设备进行擦除或重写。只读存

15、储器 ROM第23页，共30页，2022年，5月20日，15点2分，星期三ROM 的单元电路可以是二极管、MOS型晶体管、或者双极型晶体管。 MOS型晶体管由于其集成度高、功耗低而被普遍采用。掩模ROM第24页，共30页，2022年，5月20日，15点2分，星期三行线决定一个字，也叫“字线”。行线与列线的交叉处表示某个字的一个“位”，所以列线也叫“位线”行线与列线的交叉处有MOS管为0 ，没有MOS管的地方为1当给出地址码后，有且只有一根字线呈高电平，该字线上，所有有MOS管的位线输出为0，没有MOS管的位线输出为1ROM 的结构特点第25页，共30页，2022年，5月20日，15点2分，星期

16、三PROM一般以二极管或三极管作为基本单元电路，采用字线和位线的结构。结构特点：所有的字线和位线 交叉处都有一个晶体管，集电极直接连 VCC ，射极与位线间跨接一个熔丝。编程：输出地址码，选择相应的字线为高电平（写）如要在某位写入 0，相应位线施加低电平，T导通， 控制电流恰好把熔丝烧断又不烧坏晶体管。要写入1的位线加高电平，T截至，不会被熔断。（读）在所选的字线上，某位上的熔丝完好，则T导通，位线上的电平被上拉到“1”电平；若熔丝被烧断，则处于无源状态输出“0”电平。PROM第26页，共30页，2022年，5月20日，15点2分，星期三EPROM可以进行多次地擦除和重写的可编程ROM。EPR

17、OM 的组成原理：由一个MOS管和一个P沟道的浮置栅雪崩注入式MOS管（FAMOS）组成，MOS的管栅极与字线相连， MOS的管漏极与位线相连。初始状态EPROM里面的数据是什么？第27页，共30页，2022年，5月20日，15点2分，星期三EPROM 的编程输入地址码，选择相应的字线为高电平。写：写入：在对应的 FAMOS管的漏极和源极之间加 25V的直流高压，施加 50ms 的编程脉冲。恢复：用紫外线通过石英窗照射使栅极电荷形成光电漏走而恢复FAMOS截止状态。读：该字的各个位线的信息皆被读出。若对应位线上的FAMOS的浮置栅曾被注入电荷，则FAMOS导通，位线被下拉到0电平，否则输出“1”电平。第28页，共30页，2022年，5月20日，15点2分，星期三EPROM 芯片的举例：Intel