扇形微带偏置的理论和ADS详细设计过程

1、 TOC o 1-5 h z HYPERLINK l bookmark9 o Current Document 第1章微带扇形偏置电路基本理论之一 1 HYPERLINK l bookmark15 o Current Document 第2章扇形微带偏置理论之二4 HYPERLINK l bookmark18 o Current Document 第3章利用ADS仿真设计扇形微带偏置的整个过程6计算10GHz时四分之一波长高阻线（假设设计阻抗为100欧）的长度和宽度。7将高阻线和扇形微带放入电路中，并仿真和优化（注意优化的变量都有哪些）.7 HYPERLINK l bookmark46 o C

2、urrent Document 仿真结果分析（关键）9 HYPERLINK l bookmark49 o Current Document 生成版图10 HYPERLINK l bookmark52 o Current Document 导出到AutoCAD中并填充 11第4章有助于加深理解扇形微带偏置原理的ADS仿真分析11单根四分之一波长微带线的仿真11 HYPERLINK l bookmark55 o Current Document 四分之一波长微带线+扇形微带线的仿真12 HYPERLINK l bookmark58 o Current Document 我的理解12第1章微带扇形偏

3、置电路基本理论之一图213斌扬开路线偏置电路示意图偏置电路简述对宜流偏置 电路的要求与对 隔直龟路刚好相 反，需要导通宜 流，扼制MCO振荡 颊率附近的交变电漏防上因射频端司苴流源看去输入阻抗不够人而引起的交流泄漏，简言之就是防止宜流 偏置电路影响交流电路各部分的阻抗特性，通常果月凶直遍狼置叱路形式有四会之-波长高低阻抗线、四分之- 波长开路短截建等，在此我们选取后者的变型，即四分之一扇形开路线偏 置噌野g2. 13所示，如图2, 13, B点为偏置电路和振荡电路的连接点，凸为B点向偏置电 路看去的输入阻抗* &点为扇形开路短截线在细微带上的接入点，Zz为直 流源端的负载氐抗，可理解为直流演内

4、阻、旁蔬里客用筑飒电感的总的等I效瓯抗,3遍形任半径.当7等于VCO 荡或率：一的四分之一波字波长苛， 由于扇形孤线边缘开路，则对振荡频率上的信号来说转换到A点应为短路,即E侧的路浙g右侧宅源部分不裨彩响A卒,.灿，则Rm路.当队R之闻女.度等于振荡频率上的四分之一波导波於时，A点短路转 唤钊B点旭，为开路，即对振荡甄率上的信号来说，从B点向偏置屯强看玄 的输入匣抗血为无穷大.而偏置电路是在B点与振荡电路 为无穷大意味着B点右侧的电路对振荡电路的空流特性没有影响。以.分析是针对振验频率为点频而言的，实际的振荡频率总在定频段E变化，即对非理想点频的振荡频率需要以具有一定书竞的高输入阻抗 偏乳电路

5、来保证，升路短戳线呈屈形，以及夹用双扇形的目的均是为了尽 量展斤该带宽,司时又保证较小的电路尺寸.浅计时要注意选取安好的扇 形危度，也要注意使扇形部分不致与其它电路产生电磁羯合U馈入直流的 微带一般采用较细的高阻线.利用其类似电感的韩性：同时也要注意滴足 加二精度的要求，又寸无辕入功率器件还要考虑细微卅对大电流的承受能力.3.2.2町场段直流偏置设计a rnrnAAlWiU =V4 b iM h.n! t-snri禺 atm in m iMUgwcmm啊日*日Fit mTM Am BeA 做屋 U-I111军T13VU vjfi rri mA I触 EE, a au ，HLQ 21AEZ1ei

6、$ aw耳3.I&自流儡置申，路信且陷参照劄2. 0 在Microwave Office中实现偏置电路如图3.!8其中Ml为扇形开路线，TLk为四分之一波长高阻线，TL2为连接直流焊最的高陌辱,Z1为冬源输入匝抗n由费Z 3. 7小苛分析,TU及左参数变化不会昂蓍影响俱口 P。妇1您的输入阻抗.调节TL2和ST1各参敝才可得POKT1姓的输入阻抗剪图3. 19 hH , ,_所中，叮兄说置统左如。中心，坟率用近呈近似升蔻状态，从而不会影响旅6务的分的阻页特匕图3.19直流偏置电路输入阻抗第2章扇形微带偏置理论之二3.3直流偏置电路设计微波，亳米波电路和系统中的固体器件，-股都须加上偏压，以保证

7、一定的 工作状态，为此必须有偏压电路，把直流或一定的控制电压通过偏压电路加在固 态器件上。在设计时，必须注意使其对主电路的微波传输特性影响尽可能的小， 即不应造成大的附加损耗，反射以及高频能屋的泄漏.对于微带北路的整体来说, 还应该使其结构尽用能的紧凑，不至于占很大的面积，避免造成全体电路在介质 基片上排列的困难。在微带集成电路甲，最简单的偏压电路为W4分支线，并在终端端接电容块, 如图33(a)所示,由此电容块的尺寸较大，和波长可以所拟,长度取为四分之 一的微带线波长.分支线的特性阻抗很高，其长度亦为四分之一微带线波长,因 为高阻和低阻段的微带线波长略有不同，故两段长度也稍有差别，实际上，这

8、里 的高低阻抗线可分别看作串联电感和并联电容，从而构成一简单的低通滤波器。W)分支线型(b)扇形图3-3微带集成电路示意既由于终端开路的低阻分支线经过那4以后为短路，亦即对高频为零电位点， 故在此处加入偏氏线理论上对电路没有影响，因此偏压线在高、低阻微带的交接 处加入,然而，实际上由于制造公差以及考虑工作频带等原因，该点并非理想的 零电位.为使偏压线的影响尽可能的小，也将它制成高阻抗的细线条.以减小旁 路作用，由偏压线接入点再经过吊高阻线到达主传输线时，就得到，个无限大 阻抗，对主线没有什么影响可以忽略。当然由丁公差和频率偏离中心等原因，使 上述理想情况并不能与理论上保持-致。但由于线的特性阻

9、抗很高，仍能在主线 处得到一个较高的射频阻抗口 一般来说，高阻线的特性阻抗越高，低阻线的特性 阻抗越低，那么对主线的影响也就越小分支线偏置具有结构简单的特点，在般的微带电路中可满足工程设计的要 求*然而其带宽有限在频带较宽的偏置电路中常用扇形接地的结构如图46(b) 所示基本原理同分支线类似，但这神结构较前者具有带宽较宽，加工精度对性 能影响较小的优点。若高阻线长度取心4,则扇型边缘与主线的距离很小，扇形块与主线间的耦 合势必会影响主线上电磁能量的传输。因此这里高阻线长度取3川取计算结果表明，将商阻线长度延长半波长使得工作带宽变窄了，然而为了不 影响主线的波的传输以及设计目标中对输出功率的要求

10、，最终选取高阻线长度为3 A/4 a将偏置电路从主线交接处断开，在J1FSS中对输入学抗进行仿真计算,并 将结果导入ADS的S1P数据项，计算食一端的总输迪如计算得到在所需频 整，端口输入阻抗的模值均大于W0欧对主堆的传输舞甚启示，在ADS或者微波办公室中仿真优化微带偏置时，仿真优化的R 标就是；使从输入端（直流愤入的那一端）往另一边看的总输入阻抗 的摸足够大！原理可这样理解；由于主信号线和偏置电擦是并联的，当偏置电擦的 阻抗足够大时，则偏置电路对主线的影响就很小。第3章利用ADS仿真设计扇形微带偏置的整个过程设计目标：主信号线传输的频率为10GHz。3.1计算10GHz时四分之一波长高阻线（

11、假设设计阻抗为100欧）的长度和宽度。F ile Sinulat 1 on Up : i H3 KelpD&曲&_ComponentM MUN D MIN MLN_Ut-AULISitstrate ParametersIJ|mcII?_DFFA 11 T-J. rJ匚Erlimn，4Tn rFmriICcnd4.1疽|n/aJ-cnD0.3C4N/A=RoughOJCOmm1N/AJVLd_nilJ_LlComponent FcrametersFieq 1mGHz ，UMmu心1rrmCaloUeted RcsuksK_Eff= 1.987 .II =5.75275 . .主跄信号SubEfM

12、SubT1-mm.俯STUE： S&ubl -lEfTTl temi2 NiiFH=2Z=60 OhmH=n.5mT!Er=2.e57 ZinMLr=i ahiCaKfe5.0E+T Zn1=zn(Sl tPcrtZl)tTv-033 irrn Dalmro.RQugli=OjnrnTerm3 .z=5o orm卜,MLir： TL2 SUDHMSU W=0i EE L=l2rrhri-睇=0.34 mm .GOALGOALOOAL |0pGniGoai2-9理Bp时旧阁3扩.Crr&3Simlrs!lHinceNmsi=BSPT&gi= 如翎; Min=Simin涸nceN日值吧实rm故=1

13、53 Min=-2商百 ght=5006Mbk=标奶8!1(1=加 q-地呻 ERaiinl=3 曲.Rng*arfU* 河RaigMg1)=1Q1 SHzR 丽！3GMn1W.9GHzRanqtM3KJl=|i：i 1 GHz以后都按上图的拓扑方法仿真这里有几点要十分注意:(A)扇形微带的角度不能超过90度(ADS里规定的，在help里可看见)，所 以把角度设为优化变量时，该变量的上限设置只能为89度，否则仿真要 被终止，显示“fatal error(这也说明了：以后仿真其他电路时，如果出 现类似提示，则可能是某些参数设置越界了 ！)。IL L1 /=0.34 mmSubSt=M5utJMW

14、ti w mnrr河 Tariables and Equations=11 mmro=5-.3 mm .Cond=5.8E-t71 Hu=1.0exQ33 1=0.D35 miTu T如=旷 Rough=O rnmIns t -jTL: m :卜日Ti m sS tor t ： 5 t opj|yABi*1 pt.r-3C cos (Angle/2)Angle_1.SubsUMSir.W=0.34 nm、R6=53 (Twin Arigle=89. 0.075 mm -tPm . .erm2Mum=2Z=50 OhmMSllbS-PARAETERSMsumMSubiH=0.5 mmEk*SP1

15、Strt=7 GHzStop-13 GHzStap=50 MHz上图是在未进行任何优化仿真所得到的结果。通过和上面的比较，我们发现，采 用单根四分之一波长高阻线时，S21的损耗很小；而一旦同时加入半径为四分之 一波长的扇形微带时，S21的信号马上就变大到21dB，S11也迅速降低到 0.095dB。43我的理解我的理解是这样的：实际上单根四分之一波长高阻线相当于一个电感（RFC）； 而四分之一波长扇形微带相当于一个接地的电容。这样电感和电容组合就会产生 谐振，从而形成一个10G的带阻滤波器，这样S21的损耗就明显增大了，这也 是微带偏置为什么必须由四分之一波长高阻线+四分之一波长低阻线构成的原 因。在另外一篇论文中，我看到作者把直流偏置通过高低阻抗带通滤波器接入主 线，我觉得这种情况适用于窄带的电路；而如果电路的工作带宽较宽，则选用四 分之一波长高阻线+四分之一波