阶段性考核之一-组合逻辑电路设计实验

1、10 分】组合规律部分设计型试验报告试验题目试验题目设计一个实现两个一位二进制数相加的全加器电路同学姓名马欣跃班级122学号2012301020206任课老师邢晓敏试验成果完成时间 PAGE PAGE 6试验题目设计一个实现两个一位二进制数相加的全加器电路数相加的全加器电路。其目的在于：试验目的具体使同学深化理解分立元件构成的组合规律电路设计过程；码器和数据选择器实现规律函数这一学问点的理解。时初步熬炼同学的动手实践力量。用分立元件设计完成该功能电路。具体要求：2功能和具体数量】试用最少个数的芯片实现该电路.【要求指明所需芯片型号、功能和具体数量】Multisim，无需到试验程和仿真电路图.用

2、 3 线8 线译码器 7LS138 设计完成该功能电路.【要求指明所需试验芯片型号、功能和具体数量】要求 设计完成该功能电路【要求指明所需芯片型号、功能和具体数量】算结果。试验室进行实物搭接。在该试验报告中要有完整的设计过程、仿真电路图和试验调试过程.设计过程一用分立元件设计完成两个一位二进制数全加器方案一:用 2 输入与非门实现设计过程： 电路电路i0i0i-10i0i0图00110010100110110010101011100111111ABSC画 出所用器件:27401阴极数码管一个 用于显示结果仿真实现过程：11；23374487448，正常显示结果。方案二：用最少个数的芯片实现设计

3、过程：化成最简式形式依据表达式设计电路图.所用器件：7408 7432共阴极数码管一个 用于显示结果仿真实现过程: 01，11；22；33。二用 3 线-8 线译码器 7LS138 设计完成该功能电路【方案三】设计过程：3-874LS138输入输出GGGCBAYYYYYYYY12A2B01234567X1XXXX11111111XX1XXX111111110XXXXX1111111110000001111111100001101111111000101101111110001111101111100100111101111001011111101110011011111101100111111

4、1111074LS138所用器件：74LS13874204共阴极数码管一个 用于显示结果仿真实现过程:S1，S2，S2ABCABC71LS138ABC输入Y1Y2Y4Y7S,Y3Y5Y6Y7与非之后得2；33。三用双 4174LS153 设计完成该功能电路【方案四】设计过程:4174LS153使能端选择把握端输出规律表达错误!AB1XX000001010011Y式：依据全加器0真值表,可写0C0出和 S,高位1C1COC2辑函数。C3两个输入变量，A、B，D0D3CI，1YS,2Y2D0=0，2D3=1,2D1=2D2=CI,1Y=S,2Y=CO;所用器件:7404仿真实现过程：S1，S2，S

5、2分别把握 CAB的输入信号，AB分别连接在 AB输入端上，1C1,1C2和输出，2C0 接地，2C3 接高电平，使能端接地。将 S（1Y）接在数码管的低11；22;33。试验心得通过这次试验我懂得了当我们上课坐在那里听课和我们真正动手去做事完全不 一样的。上课时看老师在黑板上讲课画仿真时没觉得自己有这么多问题存在,当真正动手做时才发觉自己有很多问题.消灭这些问题有些时由于马虎大意，有些时上课听我没有留意到 74487447 译码器与共阴极数码管，导致我做了很多遍就是没有结果显示。后来通过问同学,我找出了缘由改正了仿有留意到的问题其他同学有留意到就可以相互学习一下.还有在搭电路时千万不行以马虎，消灭错误肯定要细