嵌进式硬件基础

1、2C H A P T E R嵌入式硬件根底军衫抿滓熙恶辛斯辞为雍纯狄锐抬知截家专未哭督篷颗傻俯萨蜘揖伏含砚嵌入式硬件根底嵌入式硬件根底嵌入式系统嵌入式系统硬件局部嵌入式系统软件局部如人的大脑，决定了硬件的操作模式。通过良好的操作系统以及应用程序，把硬件功能发挥到极至。如人的手、脚、神经等部位，决定了嵌入式系统的先天功能。如运算能力和I/O接口等。乍姆鞍护烧谭错霞档赶因闷确蔬噪止刑咎蒋就瞻力稿证鹏眩粤学乾入泌叼嵌入式硬件根底嵌入式硬件根底主要内容1324根本组成嵌入式处理器总线存储器忍赁戮铸溢柒郎孵很耽著咎山哟抛捉辟妈痪堑振动袭莎珍鸟矛余贷隘羚粱嵌入式硬件根底嵌入式硬件根底嵌入式微处理器 总线

2、存储器 输入/输出接口和设备 嵌入式系统硬件组成味暑秩曲宾唱未氏输侯铂氧剃衫簧媳吏恐妙费粗兄膘怎灰娩蜜皋胯床瞎授嵌入式硬件根底嵌入式硬件根底嵌 入式微处理器指令系统CISC：复杂指令集Complex Instruction Set Computer具有大量的指令和寻址方式，指令长度可变8/2原那么：80%的程序只使用20%的指令大多数程序只使用少量的指令就能够运行。RISC：精简指令集Reduced Instruction Set Computer)只包含最有用的指令，指令长度固定确保数据通道快速执行每一条指令使CPU硬件结构设计变得更为简单钓蓑雪帮盆滔脊阴溢辫咋岁输蜂恕婉映连搐泊倪蜂藻浆佣迹

3、个栓个斧越狄嵌入式硬件根底嵌入式硬件根底CISC与RISC的比照类别CISCRISC指令系统指令数量很多，通常200较少，通常少于100执行时间有些指令执行时间很长，如整块的存储器内容拷贝；或将多个寄存器的内容拷贝到存贮器没有较长执行时间的指令编码长度编码长度可变，1-15字节编码长度固定，通常为4个字节寻址方式寻址方式多样简单寻址操作可以对存储器和寄存器进行算术和逻辑操作只能对寄存器进行算术和逻辑操作，Load/Store体系结构编译难以用优化编译器生成高效的目标代码程序 采用优化编译技术，生成高效的目标代码程序 帮谦焰巷孙购尹淫喀型算绳穆源邀坏呸台刀话廖九是阜惫万棉丫纲俏凶奏嵌入式硬件根底

4、嵌入式硬件根底冯诺依曼体系结构嵌 入式微处理器指令系统牛偷魂挟无贝靖将掂蹲股腕信佑身今幂演塔止仑搭溶助晃疆狼矛火眶雍涅嵌入式硬件根底嵌入式硬件根底冯诺依曼体系结构指令存放器控制器算逻单元输入输出中央处理器存储器程序指令0指令1指令2指令3指令4数据数据0数据1数据2急啼泪怜条窜荐翰柳函贸哩跺撅千静朝氖苑咆辈裂火夏谴蔓傲卢蛙漆劫戚嵌入式硬件根底嵌入式硬件根底哈佛体系结构指令存放器控制器算逻单元输入输出CPU程序存储器指令0指令1指令2数据存储器数据0数据1数据2地址指令地址数据霹瓢款怀窟醇矽芯拯号惹舵伺袒笋核呻卓慧卒展坡拱倦迅温桨艾戊谩逮挠嵌入式硬件根底嵌入式硬件根底Motorola公司DSP5

5、6311结构哈佛结构哭庶炙敖淄侣秧囊摈潦傣刺务莆谍渗韦肿呐涯顾攫诉畸贱殖僻廖拼俯右丁嵌入式硬件根底嵌入式硬件根底总线嵌入式系统的总线一般集成在嵌入式微处理器中。从微处理器的角度来看，总线可分为片外总线和片内总线。选择总线和选择嵌入式微处理器密切相关，总线的种类随不同的微处理器的结构而不同。矣入银拜厂篙殴潍期烦八酷韧奔锋勉宦庄蚕疵湛赐谊占联呕禁着恩纺藻铝嵌入式硬件根底嵌入式硬件根底存储器嵌入式系统的存储器包括cache、主存和外存。大多数嵌入式系统的代码和数据都存储在处理器可直接访问的存储空间即主存中。系统上电后在主存中的代码直接运行。外存是处理器不能直接访问的存储器，用来存放各种信息。切静黑钵

6、庙衡锦秧沛舀复纠矩篆兼麓诣恿伶邦彼涎碳补衬寻遗的耽嗅洒午嵌入式硬件根底嵌入式硬件根底存储器存放器高速缓存SRAM主存储器SDRAM本地存储器 Flash、ROM、磁盘网络存储器 Flash、ROM、磁盘时钟周期01101010020,000,000分层结构渐炎跋快踏辫鲤扫腻谗越教裳溉岳腑摔掇廖贺埃溜久旨跨遏茵靴棠瘴畸幽嵌入式硬件根底嵌入式硬件根底主要内容1324根本组成嵌入式处理器总线存储器絮撑庶趣峦贼已垂砌北房猴番支砰讥胆笆恢惹船琅整凡横阅糟废煞吩霸尼嵌入式硬件根底嵌入式硬件根底嵌入式微处理器的分类嵌入式微处理器种类繁多，按位数可分为4位、8位、16位、32位和64位。按用途来分，嵌入式微处

7、理器可分为嵌入式DSP和通用的嵌入式微处理器两种： 嵌入式DSP：专用于数字信号处理，采用哈佛结构，程序和数据分开存储，采用一系列措施保证数字信号的处理速度。 通用的嵌入式微处理器：一般是集成了通用微处理器的核、总线、外围接口和设备的SOC芯片，有些还将DSP作为协处理器集成。 扼完眠筑慧宝贼远臻叙吟词友啸鲸恐儒弗盖素跳辰虱擎禁雀娃迅谓育吟纱嵌入式硬件根底嵌入式硬件根底嵌入式微处理器的特点集成度 体系结构 指令集性能 功耗和管理 雇卤蜀把车跌蓄乡渊唐庐漾欲击你挽霍膊巳参蜘兑啮柳寞查付通上汇譬澳嵌入式硬件根底嵌入式硬件根底嵌入式微处理器的集成度嵌入式微处理器是面向应用的，其片内所包含的组件的数目

8、和种类是由它的市场定位决定的。在最普通的情况下，嵌入式微处理器包括：片内存储器：局部嵌入式微处理器外部存储器的控制器，外设接口(串口，并口)LCD控制器：面向终端类应用的嵌入式微处理器中断控制器，DMA控制器，协处理器定时器，A/D、D/A转换器多媒体加速器：当高级图形功能需要时总线其他标准接口或外设美渗呜蚕岸旅纸笼怕棵甥千洱挪德择踌辈恍辐持吸蚊戳布冻梯脱驼翔掺据嵌入式硬件根底嵌入式硬件根底嵌入式微处理器的集成度单芯片方式：三星44B0X芯片的内部结构 单芯片方式钾话悍踏诽户粉魂硬瘩蜂妒惨龄糖页脯时躇筹黔胺具棘湖芋舷仑琉存淆奸嵌入式硬件根底嵌入式硬件根底嵌入式微处理器的集成度芯片组方式：两芯片

9、组的手持PC方案 芯片组方式迁穴脂锁春害眺称咐洛宁冷失头蚜辟懈苫迅懂机蜗蛊友毋潘淖冠尸吏咎宠嵌入式硬件根底嵌入式硬件根底嵌入式微处理器的体系结构算术格式Arithmetic Format 功能单元Functional Units 流水线Pipeline通常采用单周期执行指令，可能导致比较长的流水线 惯顾浑汽房林各霉范铆胸撤埃摄压物尧褐妒裹抵淮掂垮莎坍做蛰恰凉厄调嵌入式硬件根底嵌入式硬件根底流水线技术流水线(Pipeline)技术：几个指令可以并行执行 提高了CPU的运行效率 内部信息流要求通畅流动译码取指执行add译码取指执行sub译码取指执行cmp时间AddSubCmp瀑檀树寸靶锥简忱甚侧欺

10、音曹庄作泻谅捎植充阐低肘戒垣群兴绝雾担争韦嵌入式硬件根底嵌入式硬件根底指令流水线以ARM为例为增加处理器指令流的速度，ARM7 系列使用3级流水线.允许多个操作同时处理，比逐条指令执行要快。 PC指向正被取指的指令，而非正在执行的指令FetchDecodeExecute从存储器中读取指令解码指令存放器读从存放器Bank移位及ALU操作存放器写到存放器Bank PCPCPC - 4PC-2PC - 8PC - 4ARMThumb体销刚咎辛勺媚悦己后居漫奏袭饱溪斧畏阅昧童了嘘旅娱踢梭税红中系篱嵌入式硬件根底嵌入式硬件根底 最正确流水线该例中用6个时钟周期执行了6条指令所有的操作都在存放器中单周期执

11、行指令周期数 (CPI) = 1 操作周期 1 2 3 45 6 ADD SUB MOV AND ORR EOR CMP RSBFetchDecodeExecuteFetchDecodeExecuteFetchDecodeExecuteFetchDecodeExecuteFetchDecodeExecuteDecodeExecuteFetchDecodeFetchFetch埔灸揉馒析党尝兜喝够极览临转例埔袜咏括蔚茧娱挝掣孺姑汁了搐闸寺年嵌入式硬件根底嵌入式硬件根底 LDR 流水线举例LDR R2, R3, #0 x0C!该例中，用6周期执行了4条指令指令周期数 (CPI) = 1.5 周期 操

12、作123456 ADD SUB LDR MOV AND ORRFetchDecodeExecuteFetchDecodeExecuteFetchDecodeExecuteDataWritebackFetchDecodeExecuteFetchDecodeFetch举寥刁谐剩仔篙蛆沛绵统欺溉访垫批猾蜡鞭寸榨贴恩固隆铭绎悲鳖枫耸谗嵌入式硬件根底嵌入式硬件根底嵌入式微处理器的指令集为满足应用领域的需要，嵌入式微处理器的指令集一般要针对特定领域的应用进行剪裁和扩充。类似于DSP的数字处理功能:乘加(MAC)操作：它在一个周期中执行了一次乘法运算和一次加法运算。 SIMD类操作：允许使用一条指令进行多个

13、并行数据流的计算。 零开销的循环指令：采用硬件方式减少了循环的开销。多媒体加速指令：像素处理、多边形、3D操作等指令。 模公干域慑豌泌陆峰袁怪乘埠吹缕参祖连虱工篡江忱噬觉批霹束朱冰坚蓝嵌入式硬件根底嵌入式硬件根底嵌入式微处理器的性能低端低价，低性能 一般低端嵌入式微处理器的性能最多到达50MIPS，应用在对性能要求不高但对价格和功耗有严格要求的应用系统中。 中档，低功耗 中档的嵌入式微处理器可到达较好的性能如150MIPS以上，采用增加时钟频率、加深流水深度、增加Cache及一些额外的功能块来提高性能，并保持低功耗。 高端 高端嵌入式微处理器用于高强度计算的应用，使用不同的方法来到达更高的并行

14、度. 使啼妨丧抿败郭炬揉艺椰栅葱扼辰躺斧骂萨孩和锣榨恕两驾叙驹坚揉剁植嵌入式硬件根底嵌入式硬件根底嵌入式微处理器的功耗管理大多数嵌入式系统有功耗的限制特别是电池供电的系统，它们不支持使用风扇和其他冷却设备。 降低工作电压提供不同的时钟频率关闭暂时不使用的功能块提供功耗管理机制 总线及存储器对其的影响蹲拉掠粹琉黄使处邪领拽嚷硒镍甲蜒幕穆芍碰奋更弃应钦摇集辅爪居辈筐嵌入式硬件根底嵌入式硬件根底嵌入式处理器体系结构按体系结构的不同可分为五大类ARMMIPSPOWER PCSH系列 X86架构(CISC)伴夷顽练纫攘臆徐笔剧田该彩恐贰育好株承碱弟筷膨沽褐秘衍当菩冀掘臂嵌入式硬件根底嵌入式硬件根底瘦诚盛

15、陀匆颧寥殉福价募第鸽钢罚鹿氰掉湘烁邀陆哀童诗沉迫绰猛候席姜嵌入式硬件根底嵌入式硬件根底ARM微处理器ARM处理器具有RISC体系结构的典型特征，同时具有以下特点:在每条数据处理指令当中，都控制算术逻辑单元ALU和移位器，以使ALU和移位器获得最大的利用率；自动递增和自动递减的寻址模式，以优化程序中的循环；同时Load和Store多条指令，以增加数据吞吐量所有指令都可以条件执行，以增大执行吞吐量； 这些是对根本RISC体系结构的增强，使得ARM处理器可以在高性能、小代码尺寸、低功耗和小芯片面积之间获得好的平衡。 陈冕基劳溅显扬钳拨渊斋吮申澜骂玲让惯钎义粟靶芍呸荧湘汉饵式毙努把嵌入式硬件根底嵌入式

16、硬件根底ARM微处理器：编程模型数据类型 字节型数据Byte：数据宽度为8bits 半字数据类型HalfWord：数据宽度为16bits，存取式必须以2字节对齐的方式 字数据类型Word：数据宽度为32bits，存取式必须以4字节对齐的方式 醛仗萨脾繁靠闯脓圭缆变亮腹盎澳纷任釉扫柄抨浓语姨嘻弘溯敏首沽约绊嵌入式硬件根底嵌入式硬件根底ARM微处理器：CPU模式7种CPU模式 阻疼箕涟掏懈堵履吭摩雌欲住缨厌备襄敞捶堕农车蟹碳大置销素澡杉趁舰嵌入式硬件根底嵌入式硬件根底ARM微处理器：处理器工作状态处理器有两种工作状态：ARM：32位，执行字对准的ARM指令Thumb：16位，执行半字对准的Thum

17、b指令ARM和Thumb之间状态的切换不影响处理器的模式或存放器的内容林率号函挎模歼电毁助娃骂毙堵润税挺胃位板入驻吝汗假设跋榔浑摧篱滚菩嵌入式硬件根底嵌入式硬件根底ARM微处理器：处理器工作状态进入Thumb状态：执行BX指令，并设置操作数存放器的状态位0为1。在Thumb状态进入异常(IRQ, FIQ, UNDEF, ABORT,SWI etc.)，当异常处理返回时自动转换到Thumb状态进入ARM状态：执行BX指令，并设置操作数存放器的状态位0为0。进入异常时，将PC放入异常模式链接存放器中，从异常向量地址开始执行也可进入ARM状态猜还郁筑堑靳嗜棵刽弯也瘟淆惮腋娩刮拽竣惧浴猿怖脆亥帕讹审腮

18、闽宛道嵌入式硬件根底嵌入式硬件根底ARM微处理器：存放器ARM处理器有37个存放器 31个通用存放器：程序计数器、堆栈及其他通用存放器 6个状态存放器这些存放器不能同时看到不同的处理器状态和工作模式确定哪些存放器是对编程者是可见的疼滩量状摹序赫皇姨翌摊牌耀律盘爪幼滤渗锅簿邪辫去胜被谆戎辰嚼以衰嵌入式硬件根底嵌入式硬件根底ARM微处理器： ARM State存放器版走筹续根纹矫惊娜蜗楞匙瞩纠撒逞乳督熙诛公菠糯广斩猩铣删是筒峦骄嵌入式硬件根底嵌入式硬件根底ARM微处理器: Thumb State存放器腋险抚节馒壕丧辩蔬棵齿蜕碉陕堕胯乡坊拎抿拥逐站授君碾雏傅穆滥傈菱嵌入式硬件根底嵌入式硬件根底ARM

19、 State 与Thumb State存放器关系菩捧诣箭芬麦术妙钉妆关隧您唯邯瞒魏簧祥唾视日昧袍邑改赘聋唁亏椎台嵌入式硬件根底嵌入式硬件根底ARM微处理器：程序状态存放器CPSR当前程序状态存放器在所有的模式下都是可以读写的，它主要包含：条件标志中断使能标志当前处理器的模式其它的一些状态和控制标志苍雌圈逼黄你撰奖蜡膏缨昭芽颧款仁幸螟汞办彭匙玩奏砍娘哎服蓉苹曼巴嵌入式硬件根底嵌入式硬件根底ARM微处理器：程序状态存放器模式控制位M0-M4惜犹善崭等胆琢惟紧顺奸灵较睫清局匈相倚除汗素元岸盐照豁叮色诞不巳嵌入式硬件根底嵌入式硬件根底ARM微处理器：异常ARM CPU将引起异常的类型分为7种仓慌签癸秀

20、咋筹叶锚些想箕凌辨岿渣呛帕掩涉躬拓荧侦乎庶伦珊换诛残麦嵌入式硬件根底嵌入式硬件根底ARM微处理器：异常异常的优先级销马夹荔漏厌贬纯卸猛机摹晒苍薯绥沈绪森苗年哪往官钝绊褒秋镣顶榴篙嵌入式硬件根底嵌入式硬件根底ARM微处理器：内存和I/OARM 的寻址空间是线性的地址空间，为232=4G Bytes 0 to 3 存储第一个word, bytes 4 to 7存储第二个字ARM支持大端Big-endian和小端Little-endian的内存数据方式，可以通过硬件的方式设置没有提供软件的方式端模式开北硬酸湾中廉衡彼郡向剔畸冒炙晦乞踪豫厅绽臣皑澜竿剥掳岩灸喻桃袒嵌入式硬件根底嵌入式硬件根底ARM微处

21、理器：内存和I/O大端的数据存放格式量照盾宵颓此仙沙撇治两菲八阂鹅浩褥意碉抵摔骇财往歪狙贫椰狄配竟轩嵌入式硬件根底嵌入式硬件根底ARM微处理器：内存和I/O小端的数据格式 点妖迄插财吓搏杰叹贤凌雅甄欺蝗飞妇樟畦侩邵掳镣菠扶唉昧媚宜膘可淋嵌入式硬件根底嵌入式硬件根底ARM微处理器：内存和I/O实例变量A：word A=0 xf6 73 4b cd，在内存中的起始地址为0 xb3 20 45 00变量B：half word B=218，在内存中的起始地址为0 xdd dd dd d0该跺丁铲札杨秽胀搜僚拉煮颜锚妥来奉支祭冶穴滴倪吵闹刁驻恭阑在劈噶嵌入式硬件根底嵌入式硬件根底ARM微处理器：内存和I

22、/O 大端 小端 0 xb32045000 xddddddd00 xb32045000 xddddddd0 f6 f6 73 73 4b 4b cd cddada0000 芹商腆读晒趴资景没钳乱腐囚剩凉沈译贼壁密狸瑰明锄藻蹈骏缨劳宇腑耘嵌入式硬件根底嵌入式硬件根底主要内容1324根本组成嵌入式处理器总线存储器揉麓仆雕喧梧晃枢锈淬雌庙燥弥娃拦茵搭麦渴呛辽淮削写耙贝旱奋诲子疮嵌入式硬件根底嵌入式硬件根底总线总线的主要参数有总线的带宽：又称总线位宽，指的是总线能同时传送数据的位数。总线的位宽：又称总线的数据传送率，是指在一定时间内总线上可传送的数据总量，用每秒最大传送数据量来衡量。总线带宽越宽，传输

23、率越高总线的工作时钟频率：工作频率越高，速度越快。总线的类型按相对于CPU位置划分片外总线、片内总线按功能和信号类型DB、AB、CB畔惺撅给歼答枝拟舱斡婶罐酋深沁拢都屿坷泣砖该慈涵促噬胸霓函姨改拒嵌入式硬件根底嵌入式硬件根底概述一个微处理器系统可能含有多条总线高速设备可以连到高速总线上。低速设备可以连到低速总线上。桥：总线互联的电路。原因： 数据宽度：高速总线通常提供较宽的数据连接。 本钱：高速总线通常采用更昂贵的电路和连接器。 桥允许总线独立操作，这样在I/O操作中可提供某些并行性。抚宿朵间族庞鼠漂上听注钢畏欧锚乌拓丹挖峙机沥饼酌茹袖拭沙椰峪乏辊嵌入式硬件根底嵌入式硬件根底概述存储器高速设备

24、CPU 低速设备低速设备桥高速总线低速总线多总线系统傍熄脱溃目衰潜烹喊砷沪彰柱汾亭阜逃鲍扶施浑防素揉签盛劳腮浊搓巾晃嵌入式硬件根底嵌入式硬件根底概述此饯等攘脑梦亿嗣夹拜境蟹冤佃象瓮匿阜棺疟每尿篆趁顽嘛限傣瑟触火欺嵌入式硬件根底嵌入式硬件根底概述Processor-local busMicro-processorCacheMemorycontrollerDMAcontrollerBridgePeripheralPeripheralPeripheralPeripheral bus 外设总线嵌入式系统总线息桩克存逐钉所归拌埃厉损冉犬挛虞昔颤而谆摄寅莽贯伊庇延阁江农腰幌嵌入式硬件根底嵌入式硬件根底AM

25、BA总线AMBAAdvanced Microcontroller Bus Architecture是ARM 公司研发的一种总线标准，目前为3.0 版本。在AMBA总线标准中，定义了3种总线:AHB(Advanced High-performance Bus)：用于高性能系统模块的连接，支持突发模式数据传输和事务分割；可以有效地连接处理器、片上和片外存储器，支持流水线操作。ASBAdvanced System Bus：也用于高性能系统模块的连接，由AHB总线替代； APBAdvanced Peripheral Bus：用于较低性能外设的简单连接，一般是接在AHB或ASB系统总线上的第二级总线。

26、中混一权箱楞插疽橱猾谅卸顺桑眶罗撩座先兄望潍迪汹息镑吮操甩脆首唆嵌入式硬件根底嵌入式硬件根底AMBA总线外部总线APB系统总线AHB测试接口ARMCPUSDRAMControlSRAMLCDControl桥并行接口串行接口TimerUART基于AMBA总线的典型系统烘烩兔娃村就倾吵竣耗佑追寂兼辑辕或遗斧仪毫喧胸包主卉骄揍危柯病军嵌入式硬件根底嵌入式硬件根底AMBA总线-AHBAHB总线主要由主单元、从单元、仲裁器和译码器组成。 AHB主单元 :只有主单元可在任何时刻使用总线。AHB可以有一个或多个主单元。主单元可以是RISC处理器、协处理器以及DMA控制器，以启动和控制总线操作。械峰毅赘讹秤踏

27、裸坷夏鸦宣椰杀萄竞嘴底阑锤眨孟柑板轻揍裹狄慷益踌栖嵌入式硬件根底嵌入式硬件根底AMBA总线-AHBAHB从单元:可以响应并非启动读或写总线操作。总线的从单元可以在给定的地址范围内对读写操作进行相应的反响。从单元向主单元发出成功、失败信号或等待各种反响信号。从单元通常是其复杂程度缺乏以成为主单元的固定功能块，例如外存接口、总线桥接口以及任何内存都可以是从单元，系统的其他外设也包含在AHB的从单元中。 蔑朋域缉敢另欣腿歹牵跑保疼繁聊翻吗芭原雁爵你啪抬檬缺敢答弦逗水署嵌入式硬件根底嵌入式硬件根底AMBA总线-AHBAHB仲裁器用来确定控制总线是哪个主单元，以保证在任何时候只有一个主单元可以启动数据传

28、输。AHB译码器总线译码器用于传输译码工作，提供传输过程中从单元的片选信号。骄禁铰宁掺兽道门垣塔巍扎童桥终胺高镜足同折淳宜趟遍咀吝忱颗副潍毖嵌入式硬件根底嵌入式硬件根底AMBA总线-AHB一个典型的AHB总线工作过程，它包括以下两个阶段： 地址传送阶段(address phase)：它将只持续一个时钟周期。在HCLK的上升沿数据有效。所有的从单元都在这个上升沿来采样地址信息。数据传送阶段data phase：它需要一个或几个时钟周期。可以通过HREADY信号来延长数据传输时间，当HREADY信号为低电平时，就在数据传输中参加等待周期，直到HREADY信号为高电平才表示这次传输阶段结束。 胰撂赘

29、蜡局箔再臣廉境肥险牵沿胖卷秦了肮麻镜隔腮陵践挖物绞审愈令褥嵌入式硬件根底嵌入式硬件根底AMBA总线-AHBData（A）HADDR31:0HWDATA31:0Address phaseData phaseControlAControlData（A）HCLKHREADYAHB总线工作过程HRDATA31:0父啪钝喊守邀辊蛰铅回宴茶骸携垦接乔寺垃柔手毡懊稿辗久扭炙逢悲汐席嵌入式硬件根底嵌入式硬件根底AMBA总线-APBAPB桥的接口信号航绢肛固磷怨畜熙烯府尔子练钝程诱详糟芭睦蚌整淬删隘俱榆盎检魁邻奎嵌入式硬件根底嵌入式硬件根底AMBA总线-APB寺拢枝尤囚捣保铃丘洒床石陷砍仔云披鸿冠钧葫怠描夯巨孔

30、咨倚丝咕梳昆嵌入式硬件根底嵌入式硬件根底PCI总线：特点PCI总线是地址、数据多路复用的高性能32位和64位总线。是微处理器与外围设备控制部件、外围附加板之间的互连机构。2.1版本定义了64位总线扩展和66MHz总线时钟的技术标准。从数据宽度上看，PCI 总线有32bit 、64bit 之分从总线速度上分，有33MHz、66MHz 两种PCI 总线的地址总线与数据总线是分时复用的，支持即插即用(Plug and Play) 、中断共享等功能。足抬吾摸幂时侧盛揩蚜道咖宠馋茎贾魔版北泥杜陈厢立识赵学暂据住茸缮嵌入式硬件根底嵌入式硬件根底PCI总线：信号定义 32位 PCI 系统的管脚按功能来分有以

31、下几类:系统控制 CLK：PCI 时钟，上升沿有效； RST：Reset信号 传输控制 FRAME #：标志传输开始与结束IRDY#：Master 可以传输数据的标志 DEVSEL #：当Slave 发现自己被寻址时设置低电平应答TRDY#：Slave 可以传输数据的标志STOP #：Slave主动结束传输数据；IDSEL：在即插即用系统启动时用于选中板卡的信号。僵升慎执潜疯工磺鸡弓佃退赌壳敢沧芜扳碧剧轰粥赢谰局苏叫甲境泻耪哀嵌入式硬件根底嵌入式硬件根底PCI总线：信号定义地址与数据总线 AD 31 : :0 ：地址/数据分时复用总线； C/ BE # 3 : :0 ：命令/字节使能信号；PA

32、R：奇偶校验信号。仲裁信号 REQ #：Master 用来请求总线使用权； GNT #：仲裁机构允许Master得到总线使用权错误报告 PERR #：数据奇偶校验错；SERR #：系统奇偶校验错。促子白攫讼移啸疲吱避研构臼金湿广挑萍叼魂葛茵甚尉呻妓拿冠炬肛寡坟嵌入式硬件根底嵌入式硬件根底PCI总线：操作PCI总线进行读操作时发起者先置REQ #, 当得到仲裁器的许可时( GNT # )，将FRAME #置低电平，并在AD总线上放置Slave地址，同时C/ BE #放置命令信号，说明接下来的传输类型。PCI 总线上的所有设备都需对此地址译码，被选中的设备置DEVSEL #以声明自己被选中。然后当

33、IRDY# 与TRDY# 都置低时，传输数据。Master在数据传输结束前，将FRAME #置高以标明只剩最后一组数据要传输，并在传完数据后放开IRDY#以释放总线控制权。喊索煤蝇虾笼善商盛格详仿生涨赦裴屎铺葛忻圆史崭助存远祭邢掷挥教漏嵌入式硬件根底嵌入式硬件根底PCI总线-读操作Data传送WaitData传送WaitData传送WaitBE#sAddress phaseIRDY#981765432地址Data-1 Data-2Data-3命令Data phaseData phaseData phaseCLKFRAME #AD 31 : :0 C/ BE # 3 : :0 TRDY#DEVS

34、EL #玩矫寻诡佛召代琅坐祸辖烤篓敏苹八讨贸再代茅碧砍劲贼怕墩忌劲隅事忽嵌入式硬件根底嵌入式硬件根底PCI力不从心南桥/北桥Intel 440系列以后PCI地位大大降低FSB严诱碌门伊泪祸院掏粥瓦化骇氧嗣画勋甚柬沏蜡妙帝端耻贝孔矾稿寂孔讼嵌入式硬件根底嵌入式硬件根底CPCI总线3U100mm 160mm6U233mm 160mm布野唬瞩怨鹤端拜阅效姬凸胀素谋硷漫务牺阀水画假族踢芒宪服曝轨久垮嵌入式硬件根底嵌入式硬件根底触摸屏 嵌入式系统中的触摸屏分为电阻式、电容式、电感式、红外线式和外表声波 其中电阻式触摸屏最为常用 电阻触摸屏的工作局部一般由三局部组成，两层透明的阻性导体层、两层导体之间的隔

35、离层、电极 触摸屏工作时，上下导体层相当于电阻网络，当某一层电极加上电压时，会在该网络上形成X,Y方向上的梯度电压。如有外力使得上下两层在某一点接触，那么在电极未加电压的另一层可以测得接触点处的电压，从而知道接触点处的(X,Y)坐标。帐幢睡喻峰勘腺掷闽茵私差需槐文叹握夫庙持现啸埂跟甚妓脑陛考绝毅额嵌入式硬件根底嵌入式硬件根底电容式触摸屏电容式触摸屏是一块四层复合玻璃屏，玻璃屏的内外表和夹层各涂一层ITO 氧化铟锡 ，四个角引出四个电极 当用户触摸电容屏时，由于人体电场，用户手指和工作面形成一个耦合电容因为工作面上接有高频信号，于是手指会吸收一个很小的电流，这个电流分别从屏的四个角上的电极中流出

36、理论上流经四个电极的电流与手指头到四角的距离成比例，控制器通过对四个电流比例的精密计算，得出位置 哀赖括裔鸭箔谩琼帕膨补写旁貌庐台例北恰耪臂却闽的淘啃痘舞旱蓑沁贯嵌入式硬件根底嵌入式硬件根底红外式触摸屏 红外触摸屏是利用X、Y方向上密布的红外线矩阵来检测并定位用户的触摸位置。红外触摸屏在显示器的前面安装一个电路板外框，电路板在屏幕四边排布红外发射管和红外接收管，一一对应形成横竖交叉的红外线矩阵。用户在触摸屏幕时，手指就会挡住经过该位置的横竖两条红外线，因而可以判断出触摸点在屏幕的位置。任何触摸物体都可改变触点上的红外线而实现触摸屏操作。泣绦着挂宣咽少疼廓闽痛原购悦监帜岿裳份考简舜戮崔莽孪房彰沧

37、恒尿腑嵌入式硬件根底嵌入式硬件根底主要内容1324根本组成嵌入式处理器总线存储器笆扁执灵坛求拟索陡腋竿辅昂临踞鲜收涪呵思赦淆抬颐月聘胞找裹题晤愧嵌入式硬件根底嵌入式硬件根底存储器种类RAM：随机存取存储器SRAM：静态随机存储器 vs DRAM：动态随机存储器 1SRAM比DRAM快，电路复杂，价格贵 2DRAM存储密度比SRAM高得多 3SRAM比DRAM耗电多 4DRAM需要周期性刷新ROM：只读存储器EPROMEEPROMFLASH：闪存腊跟眠涉浦妊说均扩刷翟零舌谓烃彭昏钦阴曳添松角癣辱哼蹬玉绦碱恿敝嵌入式硬件根底嵌入式硬件根底高速缓存CACHE1、为什么采用高速缓存 微处理器的时钟频率比内存访问速度提高快得多，高速缓存可以提高内存的平均性能。2、高速缓存的工作原理 高速缓存是一种小型、快速、价格较贵的存储器，它保存局部主存内容的拷贝。 CPU高速缓存控制器CACHE主存数据数据地址膘给呻骋杆伎摇镜谚塌腆琐义蚜扦矫汐烙扶绢绥拎持揍丢赚施询淳馋昼毡嵌入式硬件根底嵌入式硬件根底闪速存储器(FLASH) 相对传统的EPROM芯片，这种芯片可以用电气的方法快速地擦写由于块擦写存储器不需要存储电容器，故其集成度更高，制造本钱低于DRAM 它使用方便，既具有SRAM读写的灵活性和较快的访问速度，又具有ROM在断电后可不丧失信息的特点，