集成电路应用

1、集成电路应用第1页，共14页，2022年，5月20日，1点36分，星期四一、最大定额和最大极限定额集成电路一般都具有最大定额和最大极限定额。最大极限定额是为了防止电路的性能恶化、损坏以及可靠性下降而设定。在工作中即使是一瞬间也不允许超过。最大定额是电路允许的临界值，但不是保证电路正常工作和特性的参数。定额包括：电源电压、输入电压、输入电流、工作温度、储藏温度等第2页，共14页，2022年，5月20日，1点36分，星期四参数名称 符 号规 范 单位 说明 电源电压范围 VDD -0.5+20 V 电压以VSS为基准 输入电压范围 V1 -0.5VDD+0.5 V 电压以VSS为基准 输入端电流

2、I1 10 mA 功耗 PD 500以12mw/0c减至200 mw 输出端功耗 100 mw 工作温度范围 TA -40+85 贮存温度范围 TStg -40+125 第3页，共14页，2022年，5月20日，1点36分，星期四工作电压范围一般允许范围是318V，按JEDEC标准推荐工作电压范围是315V，有的厂家如MOTOROLA就是按315V提供给用户的。按国际CC4000B基本向RCA的CD4000B系列靠近，建议可用318V，而电特性参数按515V提供。所以应尽量在15V范围内使用，不得已时可用至18V工作。第4页，共14页，2022年，5月20日，1点36分，星期四电气特性Vcc

3、正电源电压以地（GND）为基准的正直流电源电压，是器件中最高的电位Vin 输入电压直流输入电压（以地为基准）Vout 输出电压直流输出电压（以地为基准）VIH 高电平输入电压系统中逻辑高电平输入电压范围VIL 低电平输入电压系统中逻辑低电平输入电压范围VOH 高电平输出电压在规定的输出负载和电源电压下，输出端的电压范围。这时器件的输入状态应保证在输出端建立高电平VOL 低电平输出电压在规定的输出负载电源电压下，输出端的电压范围。这时器件输入状态应保证在输出端建立低电平VT+ 正向输入阈值电压在输入信号上升沿，使具有迟滞的器件产生状态翻转的最低输入电压VT- 反向输入阈值电压在输入信号下降沿，使

4、具有迟滞的器件产生状态翻转的最高输入电压VH 迟滞电压具有迟滞作用的器件，其VT+和VT-之差第5页，共14页，2022年，5月20日，1点36分，星期四电气特性（续)Icc 静态电源电流在静态，当器件输入端为Vcc或GND且输出不连接时，流入Vcc管脚的电流Icc 附加静态电源电流器件的一个输入端为2.4V而其它输入端处于静态Vcc或GND、且输出端不连接时流入Vcc管脚的电流Iin 输入电流当在输入端加高（低）电平时，流入（出）该端的电流。正号或没有符号表示电流流入该端，负号表示电流流出该端Iout 输出电流从输出管脚输出的电流。正号或无符号表示电流流入该脚，负号表示电流流出该脚IIH 输

5、入电流（高）输入电压为高电平时的输入电流IIL 输入电流（低）输入电压为低电平时的输入电流IOH 输出电流（高）输出电压为高电平时的输出电流IOL 输出电流（低）输出电压为低电平时的输入电流IOZ 3态漏电电流3态输出端处于高阻态且输出端连接Vcc或GND时，流入（流出）该输出端的电流第6页，共14页，2022年，5月20日，1点36分，星期四电气特性（续)tPLH 低电平至高电平传输延迟当输出从确定的低电平变为确定的高电平时，在输入波形和输出波形基准点之间的时间间隔。对于HC/HCT，基准点是输入波形和输出波形幅度的50；HCT器件的基准点为1.3VtPHL 高电平至低电平传输延迟当输出从确

6、定的高电平变为确定的低电平时，在输入波形和输出波形基准点之间的时间间隔。对于HC/HCT，基准点是输入波形和输出波形幅度的50；HCT器件的基准点为1.3VtPLZ 低电平至高阻传输延迟（3态输出禁止时间）随着输出从低电平向高阻关态的变化，在输出使能波形基准点和3态器件输出波形振幅10点之间的时间间隔。HC器件的波形基准点为波形幅度的50；HCT器件为1.3VtPHZ 高电平至高阻传输延迟（3态输出禁止时间）随着输出从高电平向高阻关态的变化，在输出使能波形基准点和3态器件输出波形振幅10点之间的时间间隔。HC器件的波形基准点为波形幅度的50；HCT器件的为1.3VtPZL 低电平至高阻传输延迟

7、（3态输出使能时间）随着输出从高阻关态向低电平的变化，在输出使能波形基准点和3态器件输出波形振幅10点之间的时间间隔。HC器件的波形基准点为波形幅度的50；HCT器件的为1.3VtPZL 高阻至高电平传输延迟（3态输出使能时间）随着输出从高阻关态向高电平的变化，在输出使能波形基准点和3态器件输出波形振幅10点之间的时间间隔。HC器件的波形基准点为波形幅度的50；HCT器件的为1.3VtTLH 输出低电平至高电平转换时间在转换输出上升沿10和90电平之间的时间间隔tTLH 输出高电平至低电平转换时间在转换输出下降沿90和10电平之间的时间间隔第7页，共14页，2022年，5月20日，1点36分，

8、星期四电器特性说明IIH 输入电流（高）输入电压为高电平时的输入电流IIL 输入电流（低）输入电压为低电平时的输入电流IIHIIL第8页，共14页，2022年，5月20日，1点36分，星期四由于CMOS电路的输入阻抗极高，所以输入端必须建立保护电路。由上图可见，当Vin为低电平（GND）时，Iil为D1的反向电流。方向如图。当Vin为高电平（VDD）时,IiH为D2的反向电流。方向如图。一般典型值1A。上述两个输入电流越小越好。第9页，共14页，2022年，5月20日，1点36分，星期四高电平输出电压（电流）和低电平输出电压（电流）高电平输出电压（电流） 低电平输出电压（电流）IOHVDDVi

9、nGNDVOHVOH=VDD-IOH*RP注：RP为导通阻抗VDDVin VDDVOL VOL=IOL*RN 注：RN为导通阻抗IOLIOH上升则VOH下降IOL上升则VOL上升第10页，共14页，2022年，5月20日，1点36分，星期四扇出系数（输出负载系数n）电路输出端可以连接k个CMOS负载时称之。理论上可以不受限制，但是由于前面所述的拉电流和灌电流的存在，所以有：拉电流扇出系数：k=IOH/IiH灌电流扇出系数：k=IOl/Iil一般的：IiH=Iil =1A；IOH=500A；IOL=360A所以手册上一般不标出静态扇出系数第11页，共14页，2022年，5月20日，1点36分，星期四动态扇出系数：动态扇出系数主要考虑的时传输时延问题传输时延与电源电压、负载电容、温度有关。在电源电压与温度相对固定时，讨论负载电容所起的作用。第12页，共14页，2022年，5月20日，1点36分，星期四 TPD=ACL+TPD0这是一个直线方程：A:每单位电容传输时延；既直线斜率（ns/pF）CL:输出端的负载电容TPD0:无负载电容时的电路时延一般控制TPD为100ns。可以求出输出端可接的总负载电容。只要知道每个负载的输入电容，即可求出可接的负载数（动态扇出系数）。K=(CL-Cs)/CiCs:分布电容，约10pF;