计算机组成与系统结构实验报告1

1、面山 / 求/ 漳计算机组成原理实验报告评语 ：课中检查完成的题号及题数:课后完成的题号与题数 :成绩 ：自评成绩 ：95实验报告实验名称：基于 Verilog 语言的运算器和存储器设计与实现日期： 2015 .11.2班级：10011303学号：2013302534姓名：杨添文、实验目的：1、了解运算器的组成结构。2、掌握运算器的工作原理。3、掌握静态随机存储器RAM 工作特性及数据的读写方法。二、实验内容：1、基本运算器实验。2 、静态随机存储器实验三、项目要求及分析：1、基本运算器实验：要求：验证和实现运算器的数据运算功能。这些运算除了常规的加、减、乘、除等基本的算术运算之外，还包括能进

2、行“逻辑判断”的逻辑处理能力， 即“与”、“或”、“非”这样的基本逻辑运算以及数据的比较、移位等操作。分析：（1）运算器原理图如下图所示FP-OJ面山 / 求/ 漳计算机组成原理实验报告运算器内部含有三个独立运算部件，分别为算术、逻辑和移位运算部件，要处理的数据存于暂存器A 和暂存器 B,三个部件同时接受来自A 和B 的数据，各部件对操作数进行何种运算由控制信号S3?-S0 来决定，任何时候，多路选择开关只选择三部件中一个部件的结果作为ALU 的输出。如果是算术运算，还将置进位标志FC, 在运算结果输出前，置ALU 零标志。ALU 和外围电路的连接如下图所示： ( 图中的小方框代表排针座 )A

3、I.ULDA LOB Cn S3., a5007. M14 mA?-对 UB7. B011F. O 弓乂运算类型S3S2S1S0功能2面山 J 求/ 漳计算机组成原理实验报告0000F=A （直通）0001F=B （直通）逻辑运算0010F=AB( FZ)0011F=A+B( FZ)0100F=/A( FZ)0101F=A 逻辑右移 B （取低 3 位）位（FZ）移位运算0110F=A 逻辑左移 B （取低 3 位）位（FZ）0111F=A 算术右移 B （取低 3 位）位（FZ）1000F=A 循环右移 B （取低 3 位）位（FZ）1001F=A加 B( FC,FZ)1010F=A 加 B

4、 加 Cn( FC,FZ)1011F=A减 B( FC,FZ)算术运算1100F=A减1( FC,FZ)1101F=A加 1( FC,FZ)1110（保留）1111（保留）2、静态随机存储器实验：要求：实现静态随机存储器的读写操作，通过软件中的数据通路图来 观测实验结果。分析：（1）实验原理图如下图所示：RDIWR存储器数据线接至数据总线，数据总线上接有 8 个 LED 灯显示 D7 DO 的内容。地址线接至地址总线，地址总线上接有 8 个 LED 灯显示 A7- A0 的3面山 / 求土 漳计算机组成原理实验报告内容，地址由地址锁存器 ( 74LS273 位于 PC&AF 单元 ) 给出。数

5、据开关 ( 位 于 IN 单元) 经一个三态门 ( 74LS245 连至数据总线，分时给出地址和数 据。地址寄存器为 8 位，接入 6116 的地址 A7 - A0, 6116 的高三位地址 A10-A8 接地，所以其实际容量为 256 字节。实验中的读写控制逻辑如下图所示：0E功能1XX不选择010读001写000写IOM 用来选择是对 I/O 还是对 MEM 进行读写操作， RD=1 时为读， WR=1 时为写。四、具体实现 :1、基本运算器实验 ：(1)按下图连接实验电路，并检查无误。图中将用户需要连接的信号用圆圈标明( 其它实验相同 ) 。TS1-0 -rT1时序单転 rsz7 - C

6、T2MC 単兀将时序单元的状态开关置为单步档 ,MEM 单元的编程开关置 为运行档。(3)打开电源开关，如果听到有嘀报警声，说明有总线竞争现象，应立即关闭4面山 / 求/ 漳计算机组成原理实验报告电源，重新检查接线，直到错误排除。然后按动CON 单 元的 CLR 按钮，将运算器的AB和FCFZ 清零。用输入开关向暂存器 A 置数。 拨动 CON 单元的 SD27-SD20 数据开关，形成二进制数01100101( 或其它数值 ) ，数据显示亮为1, 灭为 0 。置 LDA=1 LDB=0 按动时序单元的 TS 按钮，产生一个 T2 上沿， 则将二进制数 01100101 置入暂存器 A 中，暂

7、存器 A 的值通过 ALU 单 元的 A7-A0 八位 LED 灯显示。用输入开关向暂存器 B 置数。 拨动 CON 单元的 SD27-SD20 数据开关，形成二进制数10100111( 或其它数值 ) 。置 LDA=0 LDB=1 按动时序单元的 TS 按钮，产生一个 T2 上沿， 则将二进制数 10100111 置入暂存器 B 中，暂存器 B 的值通过 ALU 单 元的 B7B0 八位 LED 灯显示。(6)改变运算器的功能设置，观察运算器的输出。置ALU_B=0 LDA=0LDB=0 然后按表 1-1-1 置 S3、S2、S1 、S0 和 Cn 的数值，并观察数据总线 LED 显示灯显示

8、的结果。如置S3、S2、S1、S0 为 0010 ,运算器作逻辑与运算，置S3、S2、S1、S0 为 1001 ，运算器作加法运算。如果实验箱和 PC 联机操作，则可通过软件中的数据通路图来观测实验结果，方法是：打开软件，选择联机软件的“【实验】一【运算器实验】”，打开运算器实验的数据通路图，如下图所示。进行上面的手动操作，每按动一次TS 按钮，数据通路图会有数据的流动，反映当前运算器所做的操作，或在软件中选择“【调试】一【单周期】”，其作用相当于将时序单元的状态开关置为单步档后按动了一次 TS 按钮，数据通路图也会反映当前运算器所做的操作。5面山 J 求/ 漳计算机组成原理实验报告1XXMX

9、KKMX|AUU_9# t. u,SQPC爭睹开美1 曲一 j1 *FZS2 SC51 *T2(2) 将时序单元的状态开关置为单步档 ( 时序单元的介绍见附录二) ，MEM 单* 斗 E 4J*耳E具2、静态随机存储器实验：(1)关闭实验系统电源，按下图连接实验电路，并检查无误，图中将 用户需要连接的信号用圆圈标明。单元地址总垃扩展单元MR 血GNDMR 期肝 Mfo控制总钱PCW 单元TN 单兀WR RD raMK OLDARCON 单元元的编程开关置为运行档。(3)将 CON 单元的 IOR 开关置为 1 ( 使 IN 单元无输出 ) ，打开电源开6面山 J 求漳计算机组成原理实验报告关，

10、如果听到有嘀报警声，说明有总线竞争现象，应立即关闭电源，重新检查接线，直到错误排除。 给存储器的 OOH 01H 02H 03H 04H地址单元中分别写入数据11H 12H 13H14H 15Ho 由前面的存储器实验原理图可以看出，由于数据和地址由同一个数据开关给出，因此数据和地址要分时写入，先写地址，具体操作步骤为：先关掉存储器的读写（WR=0 RD=0 ，然后利用数据开关设定地址，输出地址到数据总线IOR=0 ）, 最后打开地址寄存器门控信号（ LDAR=1 , 按动 TS 产 生 T2 脉冲，即将地址打入到 AR 中。再写数据，具体操作步骤为： 先关掉存储器的读写（ WR=0 RD=0

11、和地址寄存器门控信号LDAR=0 ，然后利用数据开关给出要写入的数据，输出数据到数据总线（ IOR=C ）, 最后使存储器处于写状态（WR=1RD=0 IOM=0,按动TS 产生 T2 脉冲，即将数据打入到存储器中。写存储器的流程如下图所示（以向 00 地址单元写入 11H 为例）：数据打人 MEM/WR=0RC =0WRRD=0RDTOM=RD0TOM =0I0M =0JOR=0IOMIOR=0IOR=01AR = 1IOR0LDAR = 0LDAH T2LDARJ Tn 丿丿（5）依次读出第 00 、01、02、03 、04 号单元中的内容，观察上述各单元中的内容是否与前面写入的一致。同写

12、操作类似，也要先给出地址，然后进行读，地址的给出和前面一样，而在进行读 操作时，应先关闭 IN 单元的输出（IOR=1 ），然后使存储器处 于读状态（ WR=0 RD=1 IOM=0 ）, 此时数据总线上的数即为 从存储器当前地址中读出的数据内容。读存储器的流程如下图 所示（以从 00 地址单元读出 11H 为例）：7面山 J 求漳计算机组成原理实验报告/ WR0/ 、即 =0RD =0WR =0RD=0RD 二LIOM=0IOM二0I0M=0I0M=0IOR=0IOR= 0IOR= 1I0R 二1LDAR 二 1LDAR = 0LDAR = 0LDAR = 0 T2 =n / / /(6)

13、如果实验箱和 PC 联机操作，则可通过软件中的数据通路图来观测实验结果，方法是：打开软件，选择联机软件的“【实验】一【存储器实验】”，打开存储器实验的数据通路图，如下图所示。进行上面的手动操作，每按动一次 TS 按钮，数据通路图会有数据 的流动，反映当前存储器所做的操作 ( 即使是对存储器进行读，也 应按动一次 TS 按钮，数据通路图才会有数据流动 ) ，或在软件中 选择“【调试】一【单周期】”，其作用相当于将时序单元的状态 开关置为单步档后按动了一次 TS 按钮，数据通路图也会反映 当前存储器所做的操作。3、用 Verilog 语言在 Modelsim 上实现：源代码：module logi

14、c_operati on(parameter ISA_WIDTH = 4, DATA_WIDTH = 8)(in put sys_clock,in put sys_reset,in put ISA_WIDTH - 1 : 0 co ntrol,in put DATA_WIDTH - 1 : 0 data_a,8面山 / 求/ 漳计算机组成原理实验报告in put DATA_WIDTH - 1 : 0 data_b,output regDATA_WIDTH - 1 : 0 result);in teger i;always (posedge sys_clock or posedge sys_re

15、set) begi n if (sys_reset = 1bO) begi n result = 4bO;endelse begi ncase (con trol)4b0000: beginfor (i = 0; i DATA_WIDTH; i = i + 1) resulti = data_ai;end4b0001: beginfor (i = 0; i DATA_WIDTH; i = i + 1) resulti = data_bi;end4b0010: beginfor (i = 0; i DATA_WIDTH; i = i + 1) resulti = data_ai & data_b

16、i; end 4b0011: beginfor (i = 0; i DATA_WIDTH; i = i + 1) resulti = data_ai | data_bi;end4b0100: beginfor (i = 0; i DATA_WIDTH; i = i + 1) resulti = data_ai;enddefault:;endcaseendenden dmodule五、调试运行结果：实验结果以表格方式呈现:9面山/ 求/ 漳计算机组成原理实验报告结果表运算类型逻辑运算夥位运算算数运算ABS3S2SIsocn结果65A70000XF 二 (65) FZ=(0)FC=(0)65A70

17、001XF=(A7)FZ= (O) FC=(O)65A70010XF=(25) FZ=(0) FC=(0)6&A70011XF=(E7)FZ=(0)FC=(O)65A70100XF(9A) 存 9)FC=(0)65A70101XF=(CA) FZ= (0) FC=(0)$5A7A110F=(32) FZ=(0)卩 C=(D65A711U1F-CB2) FZ=(0) FO(1)65A7A1110F=(CA) F2=(0) FC=(0)65A7U111F=(CA) F7=(0) FC=(0)65A71000 x(o)F= （CA） F7= 0） FC= （ 0）65A71001XF=(0C) FZ

18、= CO) FC=(1)65A71 01O(FOD)X65A71 01O(FC=1)XF=(0D) FZ=(0) FC=(1)65A710:1XF=(BE)FZ= (O) FC=(1)65A71100XF(64) 理二 (0) FO(O)6&A71101XF= （66 ）FZ= （0） FC= （0）65A71110X保留65A71111X H保留六、思考题的解答与分析：1、基本运算器实验：1）利用上述运算器能否实现大于 8 位二进制数的算术运算？如果能 , 需要采取什么样的措施？答：可以利用上述运算器实现大于8 位的二进制算数运算，前提是，将上述两个寄存器连接起来实现一个16 位的寄存器，输

19、入与输出都可以利用这个寄存器。2） 给出一组数据，验证桶形移位器的功能。答：设计了一个 8 位桶形移位器，能左右进行循环移位，移位的数量10面山 / 求/ 漳计算机组成原理实验报告可以在 07 进行变化。以下是源代码， 3 位选择移位数，还有一位是方向选择:module shifter1(IN,S,d,out);in put 7:0 IN;in put 2:0 S;in put d;output7:0 out;reg7:0 out;always (IN or S or d)begi nif(d)case(S)3b000:begi nout=IN;end3b001:begi nout7=IN0;

20、out6:0=IN7:1;end3b010:begi nout7:6=IN1:0;out5:0=IN7:2;end3b011:begi nout7:5=IN2:0;out4:0=IN7:3;end3b100:begi nout7:4=IN3:0;out3:0=IN7:4;end11面山 / 求/ 漳计算机组成原理实验报告3b101: begi n out7:3v=IN4:0; out2:0v=IN7:5; end3b110: begi n out7:2=IN5:0; out1:0=IN7:6; end3b111: begi n out7:1=IN6:0;out0=IN7; end endcas

21、e else if(d) case(S) 3b000: begi n out=IN;end 3b001: begi n out0=IN7; out7:1=IN6:0; end3b010: begi n out1:0=IN7:6; out7:2=IN5:0; end3b011: begi n out2:0=IN7:5; out7:3=IN4:0; end3b100: begi n12面山 / 求/ 漳计算机组成原理实验报告out3:0v=IN7:4;out7:4v=IN3:0;end3b101:begi nout4:0=IN7:3;out7:5v=IN2:0;end3b110:begi nout

22、5:0=IN7:2;out7:6=IN1:0;end3b111:begi nout6:0=IN7:1;out7=IN0;endendcaseenden dmodule、静态随机存储器：随机存储器和只读存储器的区别是什么，能否通过外加电路实 现用随机存储器代替只读存储器？答：只读存储器就是 ROM 而随机存储器就是 RAM只读存储器是只能读出事先所存数据的固态半导体存储器，ROM 所存数据，一般是装入整机前事先写好的，整机工作过程中只能读出，而不像随机存储器那样能快速地、方便地加以改写。ROM 所存数据稳定，断电后所存数据也不会改变；其结构较简单，读出较方便，因而常用于存储各种固定程序和数据，就像电脑硬盘一样。随即存储器是以相同速度高速地、随机地写入和读出数据( 写入速 度和读出速度可以不同 ) 的一种半导体存储器， RAM 的优点是存取速度快、读写方便，缺点是数据不能长久保持，断电后自行消失，因此主要用于计算机主存储器等要求快速存储的系统，比如，